JPS63200262A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS63200262A JPS63200262A JP62032759A JP3275987A JPS63200262A JP S63200262 A JPS63200262 A JP S63200262A JP 62032759 A JP62032759 A JP 62032759A JP 3275987 A JP3275987 A JP 3275987A JP S63200262 A JPS63200262 A JP S63200262A
- Authority
- JP
- Japan
- Prior art keywords
- input
- microprocessor
- group
- pin
- high impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 12
- 238000012360 testing method Methods 0.000 abstract description 11
- 230000009131 signaling function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種の電子装置や制御装置に内蔵されるマイ
クロプロセッサに関するものである。
クロプロセッサに関するものである。
従来の技術
オーディオやビデオ用の各種電子装置や、車両の電子制
御などに汎用されるマイクロプロセッサは、メモリやラ
ッチ回路など各種の周辺機器と一緒にプリント配線板上
に組立てられる。
御などに汎用されるマイクロプロセッサは、メモリやラ
ッチ回路など各種の周辺機器と一緒にプリント配線板上
に組立てられる。
従来、上記マイクロプロセッサと周辺機器とで構成され
るディジタル回路の開発時などに周辺機器の試験を行う
場合、プリント配線板上に組立てられたマイクロプロセ
ッサを一旦取り外してその代りにアイス用などの試験装
置を接続している。
るディジタル回路の開発時などに周辺機器の試験を行う
場合、プリント配線板上に組立てられたマイクロプロセ
ッサを一旦取り外してその代りにアイス用などの試験装
置を接続している。
発明が解決しようとする問題点
上記従来のマイクロプロセッサでは、プリント配線板上
に組立て済みのマイクロプロセッサを取り外してその代
わりに周辺機器に対する試験装置を接続している。この
ため、マイクロプロセッサ側の人出力ピンとプリント配
線板側の配線パターンとの間の半田付は箇所の取り外し
などに時間と労力がかかるだけでなく、着脱作業時の人
為的ミスなどによって不具合が発生し易くなるという問
題がある。
に組立て済みのマイクロプロセッサを取り外してその代
わりに周辺機器に対する試験装置を接続している。この
ため、マイクロプロセッサ側の人出力ピンとプリント配
線板側の配線パターンとの間の半田付は箇所の取り外し
などに時間と労力がかかるだけでなく、着脱作業時の人
為的ミスなどによって不具合が発生し易くなるという問
題がある。
問題点を解決するための手段
本発明のマイクロプロセッサは、人力ピンの一つに供給
される所定の信号に応じて他の全ての入出力ピンをハイ
・インピーダンス状態に固定する制御手段を備えること
により、一旦プリント配線板上に組立て済みのものを取
り外すことなく、周辺機器に対する試験を可能にするよ
うに構成されている。
される所定の信号に応じて他の全ての入出力ピンをハイ
・インピーダンス状態に固定する制御手段を備えること
により、一旦プリント配線板上に組立て済みのものを取
り外すことなく、周辺機器に対する試験を可能にするよ
うに構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例
第１図は、本発明の一実施例のマイクロプロセッサの外
観を示す平面図である。
観を示す平面図である。
このマイクロプロセッサは、本体部分１１と、汎用の人
出力ピン群１２と、特殊入力ピン１３とを備えている。
出力ピン群１２と、特殊入力ピン１３とを備えている。
汎用の入出力ピン群１２は、従来のマイクロプロセッサ
におけるものと同様に、データ入出力ピン、アドレスピ
ン、各種制御信号の入出力ピン、電源ピンなどから構成
されている。一方、特殊人ツノピン１３は、この発明の
マイクロプロセッサに固有の入力ピンである。すなわち
、このマイクロプロセッサが周辺機器と一緒にプリント
配線板上に組立られて通常動作を行う場合には、特殊入
力ピン１３は接地によってロー人力状態に固定される。
におけるものと同様に、データ入出力ピン、アドレスピ
ン、各種制御信号の入出力ピン、電源ピンなどから構成
されている。一方、特殊人ツノピン１３は、この発明の
マイクロプロセッサに固有の入力ピンである。すなわち
、このマイクロプロセッサが周辺機器と一緒にプリント
配線板上に組立られて通常動作を行う場合には、特殊入
力ピン１３は接地によってロー人力状態に固定される。
この通常動作時には、特殊入力ピン１３の存在は汎用入
出力ピン群１２になんらの影響も及ぼさず、全体として
既存のマイクロプロセッサと同一の機能が実現される。
出力ピン群１２になんらの影響も及ぼさず、全体として
既存のマイクロプロセッサと同一の機能が実現される。
一方、このマイクロプロセッサの周辺機器に対する試験
時などにこの特殊人力ピン１３にハイ信号が供給される
と、汎用ピン群１２は外部に対して全てハイ・インピー
ダンス状態に固定され、電気的には、マイクロプロセッ
サがプリント配線板から取り外されたと同一の状態とな
る。このハイ・インピーダンス状態のもとで、汎用ピン
群１２に接続されている配線パターン群に試験装置の端
子群が接続され、周辺機器に対する試験などが行われる
。
時などにこの特殊人力ピン１３にハイ信号が供給される
と、汎用ピン群１２は外部に対して全てハイ・インピー
ダンス状態に固定され、電気的には、マイクロプロセッ
サがプリント配線板から取り外されたと同一の状態とな
る。このハイ・インピーダンス状態のもとで、汎用ピン
群１２に接続されている配線パターン群に試験装置の端
子群が接続され、周辺機器に対する試験などが行われる
。
第２図は、第１図のマイクロプロセッサの内部構成の一
部を示す回路図である。
部を示す回路図である。
このマイクロプロセッサでは、汎用の入出力ピン群１２
と本体内部回路との間に３ステート・バッファ群１４と
１５が接続されている。この３ステート・バッファ群に
は、データ出力ピン群に連なるデータ出カバソファ群１
４のように従来のマイクロプロセッサにも設置されてい
る汎用のものと、このマイクロプロセッサにおいて新た
に付加された専用のものが混在している。
と本体内部回路との間に３ステート・バッファ群１４と
１５が接続されている。この３ステート・バッファ群に
は、データ出力ピン群に連なるデータ出カバソファ群１
４のように従来のマイクロプロセッサにも設置されてい
る汎用のものと、このマイクロプロセッサにおいて新た
に付加された専用のものが混在している。
周辺機器の試験時などに特殊入力ピン１３にハイ信号が
供給される。このハイ信号によって専用の３ステート・
バッファ群がハイ・インピーダンスの状態に固定される
と共に、２人力オアゲート１６を介して汎用のデータ出
カバソファ群１４もハイ・インピーダンス状態に固定さ
れる。なお、オアゲート１６の他方の入力端子は、通常
動作モード時にイネーブル信号ＥＮの立上げで出カバソ
ファ群１４をハイ・インピーダンス状態に固定し、これ
によってマイクロプロセッサの本体部分をプリント配線
板上のデータ出力線から選択的に切り離すという汎用の
目的に使用される。
供給される。このハイ信号によって専用の３ステート・
バッファ群がハイ・インピーダンスの状態に固定される
と共に、２人力オアゲート１６を介して汎用のデータ出
カバソファ群１４もハイ・インピーダンス状態に固定さ
れる。なお、オアゲート１６の他方の入力端子は、通常
動作モード時にイネーブル信号ＥＮの立上げで出カバソ
ファ群１４をハイ・インピーダンス状態に固定し、これ
によってマイクロプロセッサの本体部分をプリント配線
板上のデータ出力線から選択的に切り離すという汎用の
目的に使用される。
以上、入力ピンエ３にハイ信号を設定することにより他
の全ての入出力ピンをハイ・インピーダンスの状態に固
定する構成を例示したが、入力ピン１３にロー信号を設
定することにより他の全ての入出力ビンをハイ・インピ
ーダンスの状態に固定する構成としてもよい。
の全ての入出力ピンをハイ・インピーダンスの状態に固
定する構成を例示したが、入力ピン１３にロー信号を設
定することにより他の全ての入出力ビンをハイ・インピ
ーダンスの状態に固定する構成としてもよい。
発明の効果
以上詳細に説明したように、本発明のマイクロプロセッ
サは、入力ピンの一つに供給される所定の信号に応じて
他の全ての入出力ピンをハイ・インピーダンス状態に固
定する制御手段を備えることにより、一旦プリント配線
板上に組立て済みのものを取り外すことなく、周辺機器
に対する試験を可能にするように構成されている。
サは、入力ピンの一つに供給される所定の信号に応じて
他の全ての入出力ピンをハイ・インピーダンス状態に固
定する制御手段を備えることにより、一旦プリント配線
板上に組立て済みのものを取り外すことなく、周辺機器
に対する試験を可能にするように構成されている。
この結果、半田付は箇所の取り外しなどが不要になり時
間と人手が節約できると共に、作業時の人為的ミスによ
る不具合の発生を有効に防止できる。
間と人手が節約できると共に、作業時の人為的ミスによ
る不具合の発生を有効に防止できる。
第１図は本発明の一実施例のマイクロプロセッサの外観
を示す平面図、第２図は上記マイクロプロセッサの内部
構成の一部を示す回路図である。 １１・・・本体部分、１２・・・汎用人出力ピン群、１
３・・・特殊入力ピン、１４・・・データ出力用３ステ
ート・バッファ群、１５・・・専用の３ステート・バッ
ファ群。 第 １ 図 ＠ ２ 馳
を示す平面図、第２図は上記マイクロプロセッサの内部
構成の一部を示す回路図である。 １１・・・本体部分、１２・・・汎用人出力ピン群、１
３・・・特殊入力ピン、１４・・・データ出力用３ステ
ート・バッファ群、１５・・・専用の３ステート・バッ
ファ群。 第 １ 図 ＠ ２ 馳
Claims (1)
- 複数の入力ピンの一つに供給される所定の信号に応じて
他の全ての入出力ピンをハイ・インピーダンス状態に固
定する制御手段を備えたことを特徴とするマイクロプロ
セッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032759A JPS63200262A (ja) | 1987-02-16 | 1987-02-16 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032759A JPS63200262A (ja) | 1987-02-16 | 1987-02-16 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63200262A true JPS63200262A (ja) | 1988-08-18 |
Family
ID=12367769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62032759A Pending JPS63200262A (ja) | 1987-02-16 | 1987-02-16 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63200262A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107790A (ja) * | 1990-08-29 | 1992-04-09 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| US5774472A (en) * | 1997-05-30 | 1998-06-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of realizing stable test mode operation |
-
1987
- 1987-02-16 JP JP62032759A patent/JPS63200262A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04107790A (ja) * | 1990-08-29 | 1992-04-09 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| US5774472A (en) * | 1997-05-30 | 1998-06-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of realizing stable test mode operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02105074A (ja) | 半導体集積回路 | |
| US5226047A (en) | In-circuit emulation of a microprocessor mounted on a circuit board | |
| US4485472A (en) | Testable interface circuit | |
| DE3686989D1 (de) | Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips. | |
| JPS62120547A (ja) | インサ−キツトエミユレ−タ接続方式 | |
| JP2822383B2 (ja) | 電子回路装置 | |
| JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JPS5444480A (en) | Package for integrated circuit | |
| KR100214849B1 (ko) | 반도체 디바이스의 콘택 테스트 장치 | |
| JPH0349248A (ja) | Ｌｓｉソケット | |
| JPS604238A (ja) | 半導体集積回路装置 | |
| JP2001186011A (ja) | 集積回路装置 | |
| KR20050030253A (ko) | 국제 공동 테스트 액션 그룹에 의한 입출력 테스트를 위한인터페이스 장치 | |
| JP2976469B2 (ja) | 電子装置の検査方法 | |
| JPH09159728A (ja) | プリント基板の試験方法 | |
| JPS5692474A (en) | Aging tester of ic | |
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 | |
| JPS5857787A (ja) | プリント基板 | |
| JPH02262286A (ja) | Ｉｃソケット | |
| JPS61117473A (ja) | プリント配線板の検査方法とその検査装置 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
| SE8803198D0 (sv) | Instrument for kontroll av ic-kretsar | |
| JPS634211B2 (ja) | ||
| JPH09269356A (ja) | Ｌｓｉテスト回路 | |
| JPS5834375A (ja) | 集積回路デバイスのバ−ン・イン試験方法および装置 |