JPS63200611A - デイジタル信号識別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル信号の識別回路に関し、特にデータ
信号をタイミングパルスで識別する際に両波の位相関係
を常に最適に設定するディジタル信号識別回路に関する
。

〔従来の技術〕

ディジタル信号の識別回路は、原パルスと同期をとるた
めのパルスを作るタイミング抽出部と、データ信号（デ
ータパルス）の有無を識別して新しい再生されたパルス
を発生させる再生部とから構成され、タイミング抽出部
で得られたタイミングパルスにしたがってデータパルス
が識別され、データ再生が行われる。

従来、この種の識別回路では、タイミングパルスはデー
タパルスによって抽出されるものの、両者の位相関係は
タイミング抽出部の遅延特性によって決まっていた。

〔発明が解決しようとする問題点〕

上述した従来の識別回路は、データパルスの識別タイミ
ングはタイミング抽出部の出力パルスの位相によって決
まるので、これが温度や経年により変動して識別タイミ
ングがデータパルスから外れると、正しいデータ再生が
行われなくなる。また、識別タイミングがデータパルス
内にあっても、識別点とデータパルスの中心とのずれが
大きくなるにしたがってデータにジッター等が含まれて
いる場合には識別タイミングがデータパルス外となり、
誤ったデータ再生を行う可能性も大きくなる。

このため、タイミングパルスの位相変動を抑えるために
、タイミング抽出部に位相変動の少ない部品や回路が必
要とされ、回路の高コスト化や複雑化を招いている。

本発明はタイミング抽出部の位相変動を補償して常にデ
ータパルスの中心で識別し、安定したデータ再生を行う
ディジタル信号識別回路を提供することを目的としてい
る。

〔問題点を解決するための手段〕

本発明のディジタル信号識別回路は、タイミングパルス
の経路に設けた電圧制御型移相器と、データ信号が“Ｈ
”から“Ｌ”またはＬ”から“Ｈ″に変化するときに記
移相器から出力されるタイミングパルスが”Ｈ″である
か”Ｌ”であるかによって異なる極性のパルスを出力す
る検出器と、この検出器の出力パルスを積分して移相器
の位相制御用の電圧を出力する積分器とを備え、ディジ
タル信号に対するタイミングパルスの進み。

遅れを検出してこれを移相器により補正する構成として
いる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例の回路図である。図において
、１はディジタル信号のデータ入力端子、２はディジタ
ル信号データより抽出したタイミングパルスの入力端子
であり、このタイミングパルス入力端子２には電圧制御
型の移相器３を接続している。この移相器３は、後述す
る反転積分器１４の出力電圧に応じてタイミングパルス
の位相を制御できる。４はＤフリップフロップであり、
移相器３の出力タイミングパルスにより前記データ入力
端子１のデータを識別し、データ再生を行ってデータ出
力端子１５に出力している。

また、５〜８は夫々単安定マルチバイブレークであり、
前記データ入力端子１のデータをＡ又はＢ端子に入力さ
せ、また移相器３からの出力パルスをＣＬＲ端子に入力
させている。この場合、単安定マルチバイブレータ７．
８に対してはインバータ９を通してタイミングパルスを
入力させている。各単安定マルチバイブレーク５と６及
び７と８は夫々オアゲー１−１０．１１に入力させて論
理和をとり、これらゲー１−１０．１１の各出力は逆相
のバッファアンプ１２．正相のバッファアンプ１３を通
した上で反転積分器１４に通し、この出力を前記移相器
３の制御電圧としている。

次に、以上の構成のディジタル信号識別回路の動作を、
第２図を参照して説明する。

第２図において、ａはデータ入力波形、ｂは移相器３の
出力タイミングパルスを示している。このとき、タイミ
ングパルスｂの立上り（識別点）はデータａの中心にあ
り、Ｄフリップフロップ４による識別は最良の状態にあ
る。

次に、タイミング抽出部の位相が変動して入力データＣ
に対してタイミングパルスｂが若干進んだ状態で入力さ
れた場合を考える。単安定マルチバイブレーク５．６に
はｂの波形が、単安定マルチパイプレーク７．８にはそ
の反転波形が各々のＣＬＲ端子に入力されている。した
がって、タイミングパルスｂが“Ｈ”のときには単安定
マルチバイブレーク５，６が、また“Ｌ”のときには単
安定マルチバイブレーク７．８が夫々データ波形の立上
り及び立下りを検出してパルスを発する。

データとタイミングパルスの位相関係が波形Ｃと波形す
のような場合には、単安定マルチバイブレータ７の出力
Ｑには波形ｄが、単安定マルチパイプレーク８の出力Ｑ
には波形ｅが夫々出力され、オアゲート１１により波形
ｆが正相バッファアンプに１３人力される。一方、単安
定マルチバイブレーク５．６からは、ＣＬＲによりパル
スは出力されない。

以上より、反転積分器１４には正パルスが入力され、出
力は反転、積分して負電圧側にシフトされる。この出力
電圧は移相器３の制御電圧であり、移相器３はここでは
制御電圧が低くなるにしたがってタイミングパルスの位
相を遅らせる構成とされているため、波形ｃ、ｂにおけ
るタイミングパルスの位相の進みが補正される。

以上の説明とは逆に、タイミングパルスの位相が遅れた
場合には、単安定マルチバイブレータ５゜６からパルス
が発せられ、オアゲート１０及び反転バッファアンプ１
２を通って反転積分器１４に負のパルスが入力され、積
分出力は正電圧にシフトされ移相器３におけるタイミン
グパルスの位相の遅れが補正される。

以上の動作によりデータ識別がデータパルスの中心で行
われるように、移相器の制御電圧が設定される。

〔発明の効果〕

以上説明したように本発明は、タイミングパルスの経路
に設けた電圧制御型移相器と、データ信号に対するタイ
ミングパルスの位相差によって所定のパルスを出力する
検出器と、この検出器の出力パルスを積分して移相器の
位相制御用の電圧を出力する積分器とを備えているので
、タイミングパルスの進み、遅れにより移相器を制御し
てパルス位相を補正することができ、これによりタイミ
ング抽出部の位相変動を補正して安定したデータ再生を
行うことができる。また、データの識別点を常にデータ
信号の中心に設定でき、入力データのジッターに対する
許容度を最大にできる効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は動作を説
明するためのタイムチャートである。 １・・・データ入力端子、２・・・タイミングパルス入
力端子、３・・・移相器、４・・・Ｄフリップフロップ
、５〜８・・・単安定マルチバイブレーク、９・・・イ
ンバータ、１０．１１・・・オアゲート、１２・・・逆
相バッファアンプ、１３・・・正相バッファアンプ、１
４・・・反転積分器、１５・・・データ出力端子。

Claims (1)

【特許請求の範囲】
1. （１）ディジタルのデータ信号を受け、これをタイミン
   グ抽出部から出力されるタイミングパルスによって再生
   する識別回路において、前記タイミングパルスの経路に
   設けた電圧制御型移相器と、前記データ信号が“Ｈ”か
   ら“Ｌ”または“Ｌ”から“Ｈ”に変化するときに前記
   移相器から出力されるタイミングパルスが“Ｈ”である
   か“Ｌ”であるかによって異なる極性のパルスを出力す
   る検出器と、この検出器の出力パルスを積分して前記移
   相器の位相制御用の電圧を出力する積分器とを備えるこ
   とを特徴とするディジタル信号識別回路。