JPS63201715A - レジスタ回路 - Google Patents

レジスタ回路

Info

Publication number
JPS63201715A
JPS63201715A JP62034302A JP3430287A JPS63201715A JP S63201715 A JPS63201715 A JP S63201715A JP 62034302 A JP62034302 A JP 62034302A JP 3430287 A JP3430287 A JP 3430287A JP S63201715 A JPS63201715 A JP S63201715A
Authority
JP
Japan
Prior art keywords
shift
input
flip
register circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62034302A
Other languages
English (en)
Inventor
Tomoaki Kubota
智晶 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62034302A priority Critical patent/JPS63201715A/ja
Publication of JPS63201715A publication Critical patent/JPS63201715A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は一般の電子計算機等に用いられるレジスタ回路
に関する。
(従来の技術) レジスタ回路を用いて電子計算機等の回路を作成する鳩
舎において、故障検出を容易にするために、レジスタ回
路にシフト動作機能を持たせ、全レジスタを1本シフト
パスに構成する方法がしばしば用いられている。装置に
組み込んな場合にもシフトパスを利用した方が故障の検
出が容易である。ところが装置に組み込まれているとき
には、装置の構成情報など、装置を使用している間は常
に利用したい情報がレジスタ回路J路を経由する場合が
あり、この場合にシフトパスに含まれていると、シフト
動作を行った時に構成情報なども変化してしまい好まし
くない。したがって従来ではこういう常に利用したい情
報を含むレジスタはシフトパスから除いて回路を作成し
ていた。
(発明が解決しようとする問題点〉 上述したように従来のレジスタ回路では、常時利用した
い情報を含むレジスタはシフトパスから除外されている
ため、故障検査を行う際に故障の検出能力が低下すると
いう欠点がある。
(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供する手段は
、複数個のフリップフロップを備え、これら各フリップ
フロップはシフト制御入力に応じて相互の接続が変えら
れてシフト動作回路または並列動作回路に構成され、前
記シフト動作回路はクロック信号に同期してシフト入力
を順次にシフトして出力するシフト動作をし、前記並列
動作回路は前記各フリップフロップがそれぞれクロック
信号に同期して単独に動作するレジスタ回路であって:
前記シフト動作をさせるか又は前記シフト入力をそのま
ま出力するかの選択を指示するシフト選択入力を受信す
るシフト選択入力端と;このシフト選択入力により、前
記クロック信号の供給を制御するゲートと;前記シフト
動作の結果として前記フリップフロップの終段から出力
されるシフト信号または前記シフト入力のうちのいずれ
か一方を前記シフト選択入力に応じて選択して出力する
セレクタとを備えることを特徴とする。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は本発明によるレジスタ回路の一実施例のブロッ
ク回路図である。フリップフロップ群1は複数のフリッ
プフロップにより構成され、シフト制御人力12により
、並列人力13と並列出力21を入出力とする並列動作
回路と、シフト人力14を入力とし信号wA30の信号
を出力とするシフト動作回路が選択できる。セレクタ2
はシフト選択人力10が論理値“1′″の場合に信号線
30の信号を、論理値“0″の場合にシフト人力14を
選択して出力する。ゲート3はシフト選択人力10が論
理値111 I+か“0′”かによりフリップフロップ
群1にクロッりを供給するか否かを制御する。
フリップフロップ群1が並列動作回路の状態で、シフト
選択人力10及び並列除外入力15が共に論理値゛0′
”であるとき、ゲート4を経てクロック人力11をフリ
ップフロップ群1に供給して並列動作が行われる。この
並列動作状態のフリップフロップ群1が動作を停止し、
このレジスタ回路が接続されている前後の回路から孤立
して外部と干渉のないようにする為には、並列除外人力
15を論理値゛1″とし、ゲート4を閉じてクロック人
力11がフリップフロップ群1に入力されないようにす
る。
上述のように本発明のレジスタ回路は並列動作をする場
合は従来と変ったところは無い。シフト動作をする場合
にシフト選択入力10が論理値“1′。
の場合、フリップフロップにはゲート3を通過してクロ
ックが供給され、シフト出力20にはセレクタ2により
信号線30の信号が選択されるから、従来のレジスタ回
路のシフト動作と同じ機能を実現する。又シフト選択人
力10が論理値゛0“で並列除外人力15が論理値“1
″の場合は、フリップフロップにクロッフカ万供給され
なくなるから、フリップフロップの状態は保存されたま
まで、シフト出力20としてはシフト人力14が選択さ
れる。したがって本発明のレジスタ回路を用いてシフト
パスを構成するとシフト選択人力10及び並列除外人力
15を制御することにより容易にシフトパスへの組込、
除外を制御できる。
(発明の効果) 以上説明したように、本発明のレジスタ回路を用いてシ
フトパスを構成することによりシフトパスへの組込、除
外を容易に制御できる。また本発明によるレジスタ回路
を用いて作成した回路を単独で故障検査を行う場合には
、全レジスタをシフトパスに組み込んで検査することに
より、故障検出能力を最大限に保った状態で、上記回路
内のシフト動作時に変化させたくないレジスタは、容易
にシフトパスから除外できる。本発明にはこのような効
果がある。
【図面の簡単な説明】
第1図は本発明によるレジスタ回路の一実施例のブロッ
ク回路図である。 1・・・フリップフロップ群、2・・・セレクタ、3・
・・ゲート、10・・・シフト選択入力、11・・・ク
ロック入力、12・・・シフト制御入力、13・・・並
列入力、14・・・シフト入力、15・・・並列除外入
力、20・・・シフト出力、21・・・並列出力、30
・・・シフト出力信号線。

Claims (1)

    【特許請求の範囲】
  1. 複数個のフリップフロップを備え、これら各フリップフ
    ロップはシフト制御入力に応じて相互の接続が変えられ
    てシフト動作回路または並列動作回路に構成され、前記
    シフト動作回路はクロック信号に同期してシフト入力を
    順次にシフトして出力するシフト動作をし、前記並列動
    作回路は前記各フリップフロップがそれぞれクロック信
    号に同期して単独に動作するレジスタ回路において:前
    記シフト動作をさせるか又は前記シフト入力をそのまま
    出力するかの選択を指示するシフト選択入力を受信する
    シフト選択入力端と;このシフト選択入力により、前記
    クロック信号の供給を制御するゲートと;前記シフト動
    作の結果として前記フリップフロップの終段から出力さ
    れるシフト信号または前記シフト入力のうちのいずれか
    一方を前記シフト選択入力に応じて選択して出力するセ
    レクタとを備えることを特徴とするレジスタ回路。
JP62034302A 1987-02-17 1987-02-17 レジスタ回路 Pending JPS63201715A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62034302A JPS63201715A (ja) 1987-02-17 1987-02-17 レジスタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62034302A JPS63201715A (ja) 1987-02-17 1987-02-17 レジスタ回路

Publications (1)

Publication Number Publication Date
JPS63201715A true JPS63201715A (ja) 1988-08-19

Family

ID=12410359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62034302A Pending JPS63201715A (ja) 1987-02-17 1987-02-17 レジスタ回路

Country Status (1)

Country Link
JP (1) JPS63201715A (ja)

Similar Documents

Publication Publication Date Title
JPS63263480A (ja) 半導体集積論理回路
JPS63243890A (ja) 半導体集積回路装置
JPS63201715A (ja) レジスタ回路
KR960019970A (ko) 신호처리장치
JPS6088370A (ja) 論理回路
JPH0192673A (ja) カウンタ・テスト装置
JPH0312570A (ja) 半導体集積回路
JPH0196573A (ja) 集積回路
JPH0572615B2 (ja)
JP2586374B2 (ja) 加算回路用テスト回路
JP2514989B2 (ja) 順序回路
JPS6298657A (ja) 集積回路
JP2003066106A (ja) 半導体装置
JPH02137242A (ja) ディジタル集積回路
JPS6095370A (ja) 集積回路装置
JPH02234087A (ja) デジタル論理ブロックのテスト回路
JPS635278A (ja) 半導体集積回路の試験回路
JPH03115873A (ja) 半導体集積回路
JPH05209941A (ja) スキャンセル
JPS63188782A (ja) テスト補助回路
JPH04220575A (ja) 集積回路装置
JPS62291579A (ja) テスト回路
JPH02206774A (ja) 半導体集積回路のテスト回路
JPS58199495A (ja) デ−タ処理装置
JPH02269984A (ja) 部品実装プリント基板試験方法