JPS63204443A - ソフトウエア開発支援装置 - Google Patents
ソフトウエア開発支援装置Info
- Publication number
- JPS63204443A JPS63204443A JP62037088A JP3708887A JPS63204443A JP S63204443 A JPS63204443 A JP S63204443A JP 62037088 A JP62037088 A JP 62037088A JP 3708887 A JP3708887 A JP 3708887A JP S63204443 A JPS63204443 A JP S63204443A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signals
- addresses
- signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ソフトウェアのデバッグ、実行時間測定等
ン支援するソフトウェア開発支援装置に関するものであ
る。
ン支援するソフトウェア開発支援装置に関するものであ
る。
第３図は従来、ソフトウェア開発支援装置として利用さ
れているロジック・アナライザ乞示すブロック図である
。図において、１はその内部で実行されるプログラムの
動作状況が観察される電子計算機、２はこの電子計算機
１の内部信号をそれに影輸を与えないように取り出て入
力回路、６はこの入力回路２を介して入力された前記内
部信号を記憶するトレースメモリ回路、４はこのトレー
スメモリ回路３へ動作χ指令するトリガ条件設定回路、
５は例えばマイクロコンピュータにて形成され、前記ト
レースメモリ回路乙に記憶された情報を取り出して処理
する処理装置、６はこの処理装置５の処理結果を表示す
ろＣＲＴディスプレイ等の表示装置、７ ＆！前記処理
装置５に接続された操作スイッチである。
れているロジック・アナライザ乞示すブロック図である
。図において、１はその内部で実行されるプログラムの
動作状況が観察される電子計算機、２はこの電子計算機
１の内部信号をそれに影輸を与えないように取り出て入
力回路、６はこの入力回路２を介して入力された前記内
部信号を記憶するトレースメモリ回路、４はこのトレー
スメモリ回路３へ動作χ指令するトリガ条件設定回路、
５は例えばマイクロコンピュータにて形成され、前記ト
レースメモリ回路乙に記憶された情報を取り出して処理
する処理装置、６はこの処理装置５の処理結果を表示す
ろＣＲＴディスプレイ等の表示装置、７ ＆！前記処理
装置５に接続された操作スイッチである。
次に動作について説明する。入力回路２に電子計算機１
より内部信号乞、その内部信号に影響？与えないように
取り出して、トレースメモリ回路３、及びトリガ条件設
定回路４に入力する。トリガ条件設定回路４はこの入力
信号と６理装置５から指示されたトリガ条件とを比較し
、その両者が一致している場合にトレースメモリ回路乙
に対して当該入力信号の取り込みン指令でる。トレース
メモリ回路６はこのトリガ条件設定回路４からの指令に
従って前記入力信号を取り込み、所定の領域にそれｔ記
憶でる。次に、処理装置５はこのトレースメモリ回路乙
に記憶された入力信号乞取り出し、操作スイッチ７によ
って指示された条件に応じて内蔵されたプログラムに従
ってその処理χ実行する。この処理の結果は文字及び波
形データとして表示装置６に表示される。
より内部信号乞、その内部信号に影響？与えないように
取り出して、トレースメモリ回路３、及びトリガ条件設
定回路４に入力する。トリガ条件設定回路４はこの入力
信号と６理装置５から指示されたトリガ条件とを比較し
、その両者が一致している場合にトレースメモリ回路乙
に対して当該入力信号の取り込みン指令でる。トレース
メモリ回路６はこのトリガ条件設定回路４からの指令に
従って前記入力信号を取り込み、所定の領域にそれｔ記
憶でる。次に、処理装置５はこのトレースメモリ回路乙
に記憶された入力信号乞取り出し、操作スイッチ７によ
って指示された条件に応じて内蔵されたプログラムに従
ってその処理χ実行する。この処理の結果は文字及び波
形データとして表示装置６に表示される。
また、処理装置５がトリガ条件設定回路４＆Ｃ対して行
う前記トリガ条件の指示は、操作スイッチ７で指示され
た条件に従って行われろ。
う前記トリガ条件の指示は、操作スイッチ７で指示され
た条件に従って行われろ。
従来のソフトウェア開発支援装置として使用されるロジ
ック・アナライザ（工以上のように構成されているため
、この発明の対象外の機能を多く含む高価なものであり
、その操作も複雑なものであるばかりか、処理結果の信
号が表示装置６に文字あるいは波形データの形で表示さ
れるため、この表示を見て、直ちにプログラムの実行の
様子が判断しにくいなどの問題点があった。
ック・アナライザ（工以上のように構成されているため
、この発明の対象外の機能を多く含む高価なものであり
、その操作も複雑なものであるばかりか、処理結果の信
号が表示装置６に文字あるいは波形データの形で表示さ
れるため、この表示を見て、直ちにプログラムの実行の
様子が判断しにくいなどの問題点があった。
この発明は上記のような問題点乞解消するためになされ
たもので、表示装置の表示からプログラムの実行状況が
直ちに判断でき、安価で操作の簡単なソフトウェア開発
支援装置を得ることン目的とてる。
たもので、表示装置の表示からプログラムの実行状況が
直ちに判断でき、安価で操作の簡単なソフトウェア開発
支援装置を得ることン目的とてる。
この発明に係るソフトウェア開発支援装置は、電子計算
機より取り出されたアドレス信号から必要な信号を選択
する選択装置と、この選択装置によって選択された信号
をディジタル・アナログ変換（以下、Ｄ／Ａ変換という
）するＤ／Ａ変換器と、このＤ／Ａ変換された前記信号
を逐次表示する表示装置χ備えたものである。
機より取り出されたアドレス信号から必要な信号を選択
する選択装置と、この選択装置によって選択された信号
をディジタル・アナログ変換（以下、Ｄ／Ａ変換という
）するＤ／Ａ変換器と、このＤ／Ａ変換された前記信号
を逐次表示する表示装置χ備えたものである。
この発明に′ｊ６けるソフトウェア開発支援装置は、電
子計算機から取り出したアドレス信号の動きを、時間の
経過に従って表示装置上に逐次アナログ表示することに
よって、電子計算機の内部で実行されろプログラムの実
行状況の解析、実行時間の測定等を支援する。
子計算機から取り出したアドレス信号の動きを、時間の
経過に従って表示装置上に逐次アナログ表示することに
よって、電子計算機の内部で実行されろプログラムの実
行状況の解析、実行時間の測定等を支援する。
以下、この発明の一実施例χ図について説明する。第１
図に２いて、１は例えば８ピツト・マイクロコンピュー
タ″８０８５”等による、動作状況が観察される電子計
算機、６は市販のオッシロスコープ等による表示装置で
あり、８は前記電子計算機１の内部信号乞取り出して、
それらの信号からアドレス信号及びストローブ信号を作
り出て入力回路、９はこの入力回路８に接続されたスイ
ッチで、１０は前記入力回路８に接続された選択装置で
ある。また、１１は前記入力回路８に接続され、付属す
る設定スイッチ１２及び１３に設定されている上限アド
レスと下限アドレスで指定された範囲のアドレス信号ン
選択して取り出てアドレス選択回路、１４は同じく前記
入力回路８に接続され、アドレス信号が付属する設定ス
イッチ１５に設定されている値に一致すると第１の基準
信号を出力し、設定スイッチ１６に設定されている値と
一致すると第２の基準信号ン出力するトリガ発生回路で
、前記選択装置１０はこれらによって構成されている。
図に２いて、１は例えば８ピツト・マイクロコンピュー
タ″８０８５”等による、動作状況が観察される電子計
算機、６は市販のオッシロスコープ等による表示装置で
あり、８は前記電子計算機１の内部信号乞取り出して、
それらの信号からアドレス信号及びストローブ信号を作
り出て入力回路、９はこの入力回路８に接続されたスイ
ッチで、１０は前記入力回路８に接続された選択装置で
ある。また、１１は前記入力回路８に接続され、付属す
る設定スイッチ１２及び１３に設定されている上限アド
レスと下限アドレスで指定された範囲のアドレス信号ン
選択して取り出てアドレス選択回路、１４は同じく前記
入力回路８に接続され、アドレス信号が付属する設定ス
イッチ１５に設定されている値に一致すると第１の基準
信号を出力し、設定スイッチ１６に設定されている値と
一致すると第２の基準信号ン出力するトリガ発生回路で
、前記選択装置１０はこれらによって構成されている。
さらに、１７はアドレス選択回路１１から出力されるデ
ィジタル信号乞アナログ信号に変換するＤ／Ａ変換器、
１８はこのＤ／Ａ変換器１７の出力χ増幅して表示装置
６へ送る増幅器、１９．２０は前記第１の基準信号ある
いは第２の基準信号を増幅する増幅器、２１．２２は前
記増幅器１９あるいは２０の出力を、前記増幅器１７の
出力と合成するか否か？指定するスイッチである。
ィジタル信号乞アナログ信号に変換するＤ／Ａ変換器、
１８はこのＤ／Ａ変換器１７の出力χ増幅して表示装置
６へ送る増幅器、１９．２０は前記第１の基準信号ある
いは第２の基準信号を増幅する増幅器、２１．２２は前
記増幅器１９あるいは２０の出力を、前記増幅器１７の
出力と合成するか否か？指定するスイッチである。
次に動作について説明する。入力回路８に電子計算機１
から取り出した内部信号に基づいて、アドレス信号及び
ストローブ信号を作り出して選択装置１０へ転送する。
から取り出した内部信号に基づいて、アドレス信号及び
ストローブ信号を作り出して選択装置１０へ転送する。
このとぎ、スイッチ９の状態によって、前記アドレス信
号音命令の読み出しアドレスとてるか、データの読み出
しアドレスとするかの切り換えが行われる。選択装置１
０のアドレス選択回路１１は転送されてきたアドレス信
号を、設定スイッチ１２に設定された上限アドレス及び
設定スイッチ１６に設定された下限アドレスと比較″′
ｒる。その結果、転送されてきたアドレス信号が前記上
限ア・ドレスより小さく、下限アドレスより大きげれば
、これＹＤ／Ａ変換器１８へ出力する。Ｄ／Ａ変換器１
８は入力されたアドレス信号χＤ／Ａ変換して表示装置
６に送り、アナログ化されたアドレス信号を時間の経過
に合わせて逐次表示する。
号音命令の読み出しアドレスとてるか、データの読み出
しアドレスとするかの切り換えが行われる。選択装置１
０のアドレス選択回路１１は転送されてきたアドレス信
号を、設定スイッチ１２に設定された上限アドレス及び
設定スイッチ１６に設定された下限アドレスと比較″′
ｒる。その結果、転送されてきたアドレス信号が前記上
限ア・ドレスより小さく、下限アドレスより大きげれば
、これＹＤ／Ａ変換器１８へ出力する。Ｄ／Ａ変換器１
８は入力されたアドレス信号χＤ／Ａ変換して表示装置
６に送り、アナログ化されたアドレス信号を時間の経過
に合わせて逐次表示する。
また、選択装置１０のトリガ発生回路１４は転送されて
くるアドレス信号ン、設定スイッチ１５及び１６に設定
されている値と比較して２す、その結果、転送されてき
たアドレス信号が、設定スイッチ１５の値と等しい場合
に・工第１の基準信号音増幅器１９へ出力し、設定スイ
ッチ１６の値と等しい場合には第２の基準信号ン増幅器
２０へ出力する。これらｉ＠１及び第２の基準信号（エ
スイツチ２１，２２ｖ介して前記増幅器１８よりのアナ
ログ化されたアドレス信号と合成され、表示装置６に表
示される。
くるアドレス信号ン、設定スイッチ１５及び１６に設定
されている値と比較して２す、その結果、転送されてき
たアドレス信号が、設定スイッチ１５の値と等しい場合
に・工第１の基準信号音増幅器１９へ出力し、設定スイ
ッチ１６の値と等しい場合には第２の基準信号ン増幅器
２０へ出力する。これらｉ＠１及び第２の基準信号（エ
スイツチ２１，２２ｖ介して前記増幅器１８よりのアナ
ログ化されたアドレス信号と合成され、表示装置６に表
示される。
ｗｃｚ図はその表示例を示す説明図で、表示画面の縦軸
はアドレス信号の値、横軸は時間χ示しており、図にお
いて、２６はアナログ変換したアドレス信号を経時的に
逐次表示して得られた、プログラムの実行状況を可視的
に表現する折線、２４はこの折線２３ｉＣ付加表示され
た前記第１の基準信号、２４は同じく第２の基準１百号
である。ここで、この第１及び第２の基準信号は、表示
不要の場合にはスイッチ２１及び２２乞オフと丁れば表
示装置６の表示画面から消える。
はアドレス信号の値、横軸は時間χ示しており、図にお
いて、２６はアナログ変換したアドレス信号を経時的に
逐次表示して得られた、プログラムの実行状況を可視的
に表現する折線、２４はこの折線２３ｉＣ付加表示され
た前記第１の基準信号、２４は同じく第２の基準１百号
である。ここで、この第１及び第２の基準信号は、表示
不要の場合にはスイッチ２１及び２２乞オフと丁れば表
示装置６の表示画面から消える。
なＳ、上記実施例ではオツシロスコープ等の表示装置に
接続して使用する独立した装置として構成したものを示
したが、他の機能乞持った装置内に組み込まれた形式で
あってもよい。
接続して使用する独立した装置として構成したものを示
したが、他の機能乞持った装置内に組み込まれた形式で
あってもよい。
また、上記実施例では８ビツト・マイクロコンピュータ
″８０８５’の場合について説明したが、他のマイクロ
コンピュータに適用してもよ（、上記実施例と同様の効
果を奏する。
″８０８５’の場合について説明したが、他のマイクロ
コンピュータに適用してもよ（、上記実施例と同様の効
果を奏する。
以上のように、この発明によれば電子計算機より取り出
したアドレス信号ＶＤ／Ａ変換し、表示装置上に時間経
過とともに逐次アナログ表示するように構成したので、
表示装置の表示からプログラムの実行状況が直ちに判断
でき、ソフトウェアのデバッグ、実行時間測定等が容易
となるばかりか、安価で操作の簡単なソフトウェア開発
支援装置が得られる効果がある。
したアドレス信号ＶＤ／Ａ変換し、表示装置上に時間経
過とともに逐次アナログ表示するように構成したので、
表示装置の表示からプログラムの実行状況が直ちに判断
でき、ソフトウェアのデバッグ、実行時間測定等が容易
となるばかりか、安価で操作の簡単なソフトウェア開発
支援装置が得られる効果がある。
′ｇＪ１図はこの発明の一実施例によるソフトウェア開
発支援装置ン示すブロック図、第２図はその表示装置の
表示例ン示￥説明図、第３図は従来ソフトウェア開発支
援装置として使用されているロジック・アナライザχ示
すブロック図である。 １は′Ｉ左子計算機、６は表示装置、８は入力回路、１
０は選択装置、１１をエアドレス信号から必要なもの？
選択する機能（アドレス選択回路）、１４は基準信号ン
発生する機能（トリガ発生回路）、１７はＤ／Ａ変換器
。 なＳ、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） 第２図 一→Ｘ ２５：第２嶋沸桔号
発支援装置ン示すブロック図、第２図はその表示装置の
表示例ン示￥説明図、第３図は従来ソフトウェア開発支
援装置として使用されているロジック・アナライザχ示
すブロック図である。 １は′Ｉ左子計算機、６は表示装置、８は入力回路、１
０は選択装置、１１をエアドレス信号から必要なもの？
選択する機能（アドレス選択回路）、１４は基準信号ン
発生する機能（トリガ発生回路）、１７はＤ／Ａ変換器
。 なＳ、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） 第２図 一→Ｘ ２５：第２嶋沸桔号
Claims (2)
- （１）電子計算機の内部で実行されるプログラムの動作
状況を観察するため、前記電子計算機の記憶装置のアド
レスを指定するアドレス信号を取り出して、それを表示
装置上に逐次表示してゆくソフトウェア開発支援装置に
おいて、前記電子計算機より取り出された前記アドレス
信号から必要なものを選択する機能を有する選択装置を
備え、この選択装置にて選択されたアドレス信号をディ
ジタル・アナログ変換し、アナログ化された前記アドレ
ス信号を前記表示装置上に時間経過とともに逐次表示し
てゆくことを特徴とするソフトウェア開発支援装置。 - （２）前記選択装置が前記アドレス信号に基づいて基準
信号を発生する機能を有し、この基準信号を前記アドレ
ス信号から選択されてアナログ化された信号とともに前
記表示装置上に表示することを特徴とする特許請求の範
囲第１項記載のソフトウェア開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037088A JPS63204443A (ja) | 1987-02-20 | 1987-02-20 | ソフトウエア開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037088A JPS63204443A (ja) | 1987-02-20 | 1987-02-20 | ソフトウエア開発支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204443A true JPS63204443A (ja) | 1988-08-24 |
Family
ID=12487801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62037088A Pending JPS63204443A (ja) | 1987-02-20 | 1987-02-20 | ソフトウエア開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054234U (ja) * | 1991-06-27 | 1993-01-22 | データテツク・エンタプライゼズ・カンパニー・リミテツド | ミニコンピユータの制御装置 |
| WO2006022204A1 (ja) * | 2004-08-23 | 2006-03-02 | Pacific Design Inc. | ソースプログラムの分析装置および方法 |
-
1987
- 1987-02-20 JP JP62037088A patent/JPS63204443A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054234U (ja) * | 1991-06-27 | 1993-01-22 | データテツク・エンタプライゼズ・カンパニー・リミテツド | ミニコンピユータの制御装置 |
| WO2006022204A1 (ja) * | 2004-08-23 | 2006-03-02 | Pacific Design Inc. | ソースプログラムの分析装置および方法 |
| JPWO2006022204A1 (ja) * | 2004-08-23 | 2008-05-08 | パシフィック・デザイン株式会社 | ソースプログラムの分析装置および方法 |
| JP4866241B2 (ja) * | 2004-08-23 | 2012-02-01 | 株式会社ガイア・システム・ソリューション | ソースプログラムの分析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566300A (en) | Microcomputer with built in debugging capability | |
| JPH04219092A (ja) | ディジタル映像信号記録装置 | |
| US5892938A (en) | Interactive interface system | |
| JPH11328995A (ja) | メモリ試験装置 | |
| JPS63204443A (ja) | ソフトウエア開発支援装置 | |
| JPH0212079A (ja) | 試験方法 | |
| JP4574894B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| JPH0359476A (ja) | 電子回路の測定方法 | |
| JP2001350646A (ja) | 半導体試験システム | |
| JPH0123743B2 (ja) | ||
| JPS6278608A (ja) | 試験機能付きプロセス入出力装置 | |
| JPH08249047A (ja) | 機能試験装置 | |
| JPH09127210A (ja) | 半導体テスト装置 | |
| JPH10246753A (ja) | Ｉｃ試験装置およびそのプログラム記録媒体 | |
| JPS6310456B2 (ja) | ||
| JP3778050B2 (ja) | 半導体集積回路試験装置 | |
| JPH032673A (ja) | リアルタイム・オシロスコープの基準波形表示装置 | |
| JPH04359159A (ja) | 波形観測装置 | |
| JP3035958B2 (ja) | 表示データの診断方法 | |
| JP3077913B2 (ja) | Ｘ−ｙ合成波形順次表示機能を有する波形観測装置 | |
| JP3035957B2 (ja) | 表示データの診断方法 | |
| JPH0150863B2 (ja) | ||
| JPH04282482A (ja) | レーダ信号表示装置 | |
| JPS60162961A (ja) | ロジツクアナライザ | |
| JPH0550492U (ja) | 波形測定装置 |