JPS63204739A - 素子分離領域の製造方法 - Google Patents

素子分離領域の製造方法

Info

Publication number
JPS63204739A
JPS63204739A JP3819887A JP3819887A JPS63204739A JP S63204739 A JPS63204739 A JP S63204739A JP 3819887 A JP3819887 A JP 3819887A JP 3819887 A JP3819887 A JP 3819887A JP S63204739 A JPS63204739 A JP S63204739A
Authority
JP
Japan
Prior art keywords
film
substrate
organic film
polystyrene
polystyrene film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3819887A
Other languages
English (en)
Inventor
Shinichi Fukuzawa
福沢 真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3819887A priority Critical patent/JPS63204739A/ja
Publication of JPS63204739A publication Critical patent/JPS63204739A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体集積回路の製造方法特に素子分離絶縁膜
層の製造方法に関するものである。
(従来の技術) 従来半導体集積回路などのMO8IC製造プロセスで各
素子間の分離法として溝堀素子分離法が知られている。
この目的の従来の方法を第2図(a)に模式的断面図を
示す。
第2図(a)において基板上に素子分離用溝12を反応
性スパッタエツチングを用いて形成する。次に第2図(
b)のように素子分離用溝12内にCVD5i02膜1
4を堆積し、チャンネルドープ層16、ゲート酸化膜1
8、ゲートポリシリコン20、不純物層22を形成する
。更に第2図(e)のように層間絶縁膜24、コンタク
トホール26、A1配線28を形成する。
(発明が解決しようとする問題点) しかしながら上記工程において、素子分離用溝の形成は
プロセス制御性及び簡略化の点から素子部を形成する前
に行う必要がある。この方法では素子分離用溝形成後の
数多くの高温熱処理によって素子分離溝に熟ひすみや結
晶欠陥が発生するなどデバイス特性の信頼性を劣化させ
る原因となる欠点となっていた。
本発明の目的はこの問題点を解決した素子分離領域の製
造方法を提供することにある。
(問題点を解決するための手段) 本発明は、基板上に溝を設ける工程、前記基板上に低分
子有機膜を形成して平坦にする工程、平坦にした後オゾ
ン雰囲気中で波長200nm〜300nmを含む光線を
用いて前記基板表面まで前記低分子有機膜が除去される
ように照射し、前記低分子有機膜を前記基板上に設けた
溝内部に残す工程とを有することを特徴とする素子分離
領域の製造方法である。
(作用) 低分子有機膜をオゾン雰囲気中に晒しながら、波長20
0nm〜300nmの光を吸収し、03−0+02の反
応を起こし、活性な励起酸素に分解される。これらの○
と02は低分子有機膜のカーボンや水素と反応し、Co
、 CO2,OHなどの揮発性ガスとなり除去される。
(実施例) 以下に実施例を用いて本発明の詳細な説明する。第1図
(a)、 (C)〜(h)は本実施例NチャネルMO8
IC製造プロセスの主要工程での基板の断面を示し、第
1図(b)は本実施例の主要工程での基板の平面図を模
式的に示したものである。第1図(a)は基板10上に
チャンネルドープ層16、不純物層22をポジ型フォト
レジスト膜をマスクとして、前記チャンネルドープ層1
6には低濃度のホウ素(i ]B + )、不純物層2
2には砒素(75As+)を高1農度でイオン注入法を
用いて形成する。
次にゲート酸化膜18を熱酸化で約500人の膜厚で形
成する。更にゲートポリシリコン膜20をCVD法を用
いて約5000人堆積し、ポジ型フォトレジスト膜をマ
スクとしてCF4 + 02ガスを用いて反応性スパッ
タエツチングを行いゲートポリシリコン膜20のパター
ンを形成し、ポジ型フォトレジスト膜を剥離除去する。
この時ゲートポリシリコンII!20のパターンは第1
図(b)に示すように素子分離領域の内側に形成する。
次に第1図(c)のように溝部分を形成するためにポジ
型フォトレジスト膜のパターニングを行い、ポジ型7オ
トレジスト膜30をマスクとして層間絶縁膜24を及び
基板10をCF4+02ガスを用いて反応性スパッタエ
ツチングによって溝12を形成し、ポジ型フォトレジス
ト膜30を剥離除去する。
次に第2図(d)のように基板10上に分子量1000
wt%のポリスチレン膜32をスピン塗布法により塗膜
形成するとポリスチレン)漢32は低分子であるため流
動性が良く、回り込みが速いため溝内部が完全に埋りさ
らに、段差被覆率を効止させるため200°Cの熱処理
を行い、塗膜形成したポリスチレン膜32を平滑な表面
にすることができる。次に出カフ00wの水銀ランプ4
0を用いてオゾン雰囲気34中で照射波長が200nm
〜300nmになるように波長選択択フィルター38で
波長を選択し、照射波長を200nm〜300nmに選
択して、波長選択フィルター38の保護を行う石英板3
6を介してポリスチレン膜32に照射を行い第1図(e
)のように層間絶縁膜24上のポリスチレン膜32が除
去され溝12上の前記層間絶縁膜24表面が露出した所
で照射を止めるとポリスチレン膜32が残った溝12が
形成される。更にポリスチレン膜32を硬化させる目的
で出力1000w、波長200〜350nmの条件でハ
ードニングを行う。
次に第1図(Oのように低温で膜堆積のできる平行平板
型プラズマ(vt)装置で、SiH4+ N20ガス、
圧力100mTorr〜ITorrの条件でプラズマ5
i02膜42を約5000人堆積する。更に後で行うA
I膜配線の段差部での断線を防止するために、ポリスチ
レン膜をスピン塗布法によって塗膜し、200’Cの熱
処理を行って平滑な表面にし、エッチバック用ポリスチ
レン膜44を形成する。次に第1図(g)のように平行
平板型反応性スパッタエツチング装置を用いてCF4+
02ガス、圧力10Torr〜50mTorr出力1k
Wの条件でエッチバック用ポリスチレン膜44をエッチ
バックし、ゲートポリシリコン膜20上の層間絶縁膜が
露出した所でエツチングを停止すると段差の無くなった
平滑な表面が得られる。
次に第1図(h)のようにポジ型フォトレジスト膜を通
常のスピン塗布法を用いて塗膜しコンタクトホール転写
用パターンを形成し、平行平板型スパッタエツチング装
置を用いてCF4 + 02ガス、圧力3Pa、出力1
kwの条件でエツチングを行い、コンタクトホール26
を開孔するその後ポジ型7ォトレジスト膜を剥離除去す
る。更に、AI蒸着法によってAI膜を約1μm蒸着し
、ポジ型フォトレジスト膜で通常のスピン塗布法を用い
てAI膜配線のパターンニゲを行い、平行平板型スパッ
タエツチング装置を用いてゲートポリシリコン膜20及
びソース、ドレイン電極へのAI配線パターンを転写し
、その後ポジ型フォトレジスト膜を剥離除去し、前記ゲ
ートポリシリコン膜20及びソース、ドレイン電極A1
膜28による配線パターンを形成する。
以上の実施例では低分子有機膜として、ポリスチレン膜
を用いたが光照射を行うことにより硬化でき、また熱処
理を行うことにより絶縁物となる有機膜たとえばポリシ
ロキサンなどを用いても良く、又オゾン雰囲気を常圧下
で下ったが、減圧あるいは加圧下で行っても良く、又光
照射中の基板は常温で行ったが加熱しながら照射を行っ
ても良く、又オゾン雰囲気中に晒して光照射を行うと分
解反応を起こす他の有機膜を用いても本発明の効果は変
わらない。
(発明の効果) 以上のように本発明によればMO8ICの動作領域等を
形成後素子分離用溝を形成して、溝内にポリスチレン膜
等を埋め込み、不要なポリスチレン膜をオゾン雰囲気中
で波長200〜300nmを含む光線を層間絶縁層表面
まで照射して除去するため素子の動作領域に与える影響
及び表面への損傷を無(、又ポリスチレン膜の埋め込み
が短時間で行え、デバイス特性の高信頼化及びデバイス
プロセスの簡略化が計れるなど製造歩留りが著しく向上
できる効果を有する。
【図面の簡単な説明】
第1図(a)、(c)〜(h)は本発明の実施例を主要
工程順に追って模式的に示した模式的な(析面図、第1
図(b)は平面図、第2図(a)〜(C)は従来の溝堀
素子分離形成プロセスを主要工程順に追って模式的に示
した模式的な断面図である。 10・・・基極、12・・・溝、14・・・CVD5i
02膜、16・・・チャンネルドープ層、18・・・ゲ
ート酸化膜、20・・・ゲートポリシリコン膜、22・
・・不純物層、24・・・層間絶縁膜、26・・・コン
タクトホール、28・・・AI膜、30・、・ポジ型フ
ォトレジスト膜、32・・・ポリスチレン膜、34・・
・オゾン雰囲気、36・・・石英板、38・・・波長選
択フィルター、40・・水銀ランプ、42・・プラズマ
5i02膜、44・・エラチンバラ第1図 (b) (C) 第1図 第1図

Claims (1)

    【特許請求の範囲】
  1.  基板上に溝を設ける工程、前記基板上に低分子有機膜
    を形成して平坦にする工程、平坦にした後オゾン雰囲気
    中で波長200nm〜300nmを含む光線を用いて前
    記基板表面まで前記低分子有機膜が除去されるように照
    射し、前記低分子有機膜を前記基板上に設けた溝内部に
    残す工程とを有することを特徴とする素子分離領域の製
    造方法。
JP3819887A 1987-02-20 1987-02-20 素子分離領域の製造方法 Pending JPS63204739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3819887A JPS63204739A (ja) 1987-02-20 1987-02-20 素子分離領域の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3819887A JPS63204739A (ja) 1987-02-20 1987-02-20 素子分離領域の製造方法

Publications (1)

Publication Number Publication Date
JPS63204739A true JPS63204739A (ja) 1988-08-24

Family

ID=12518651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3819887A Pending JPS63204739A (ja) 1987-02-20 1987-02-20 素子分離領域の製造方法

Country Status (1)

Country Link
JP (1) JPS63204739A (ja)

Similar Documents

Publication Publication Date Title
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
TW200534389A (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
JPS63204739A (ja) 素子分離領域の製造方法
JPH1032327A (ja) 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
JP4445403B2 (ja) 半導体装置の製造方法
KR100361572B1 (ko) 반도체 소자의 접촉 구조 형성 방법
JPH0822983A (ja) 半導体装置の製造方法
KR19980077122A (ko) 반도체 장치의 콘택홀 형성 방법
KR100532951B1 (ko) 반도체 소자의 제조방법
KR100774802B1 (ko) 이온주입공정에 의한 저 유전상수를 갖는 층간 절연막형성방법
JP2004119754A (ja) 配線、配線の製造方法、半導体装置及びその製造方法
JPH0851156A (ja) 半導体装置の製造方法
KR100847829B1 (ko) 반도체 소자 형성 방법
KR100252894B1 (ko) 반도체소자 제조방법
KR100524812B1 (ko) 불화아르곤 전사법을 이용한 비트라인 형성 방법
KR100335007B1 (ko) 얕은 트렌치 격리 구조의 제조 방법
JPH02244629A (ja) 半導体装置の製造方法
KR100247703B1 (ko) 금속배선 형성방법
KR19980055970A (ko) 트랜지스터 제조 방법
JPS6147670A (ja) 半導体装置の製造方法
KR20030001820A (ko) 반도체 소자의 제조방법
JPS59175137A (ja) 半導体装置の製造方法
KR20030063641A (ko) 마스크 롬 장치 및 그 제조 방법
JPS5880870A (ja) 半導体装置の製造方法
KR19990055133A (ko) 스핀온글래스막 형성 방법