JPS63206675A - Ｌｓｉ試験回路 - Google Patents
Ｌｓｉ試験回路Info
- Publication number
- JPS63206675A JPS63206675A JP62039500A JP3950087A JPS63206675A JP S63206675 A JPS63206675 A JP S63206675A JP 62039500 A JP62039500 A JP 62039500A JP 3950087 A JP3950087 A JP 3950087A JP S63206675 A JPS63206675 A JP S63206675A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- circuits
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩ試験回路に関する。
従来、多数のＬＳＩをプリント板に配置したボードの試
験はＬＳＩの集積度が向上するにつれきわめて困難とな
っていた。これに対応するため、ＬＳＩにスキャンパス
を内蔵させたり、各種状態に見合う信号をボードの入出
力端子に入力させている。
験はＬＳＩの集積度が向上するにつれきわめて困難とな
っていた。これに対応するため、ＬＳＩにスキャンパス
を内蔵させたり、各種状態に見合う信号をボードの入出
力端子に入力させている。
上述した従来の方法は回路が著しく増加したり、ボード
上の配線や入出力端子が増えたりする欠点がある。
上の配線や入出力端子が増えたりする欠点がある。
本発明の目的は前記問題点を解消したＬＳＩ試験回路を
提供することにある。
提供することにある。
本発明は対の３ｓｔａｔｅ入出力回路間を電気的に直結
する回路と、該回路の駆動制御信号を入力させる入力端
子とを有することを特徴とするＬＳＩ試験回路である。
する回路と、該回路の駆動制御信号を入力させる入力端
子とを有することを特徴とするＬＳＩ試験回路である。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である６１はデ
ータ入力端子、２はテスト入力端子、３はデータ出力端
子、４，７は３ｓｔａｔｅ付人カバッファー回路、５，
６は３ｓｔａｔｅ付出力バツフア一回路、８はインバー
タ回路、９は本来この回路がはたすべき機能回路である
。ただし、 ａ ５ｔａｔｅ付バツフア一回路４，７，
５．６は論理値″１′でアクティブとする。通常の動作
としてはテスト入力端子２は論理値″″０＃を入力する
。バッファー回路５，７はノンアクティブで、バッファ
ー回路４，６はアクティブ状態となり機能回路９が働き
、データ入力端子１から入力されたデータはバッファー
回路４を経て機能回路９で処理されバッファー回路６を
経てデータ出力端子３に出力される。
ータ入力端子、２はテスト入力端子、３はデータ出力端
子、４，７は３ｓｔａｔｅ付人カバッファー回路、５，
６は３ｓｔａｔｅ付出力バツフア一回路、８はインバー
タ回路、９は本来この回路がはたすべき機能回路である
。ただし、 ａ ５ｔａｔｅ付バツフア一回路４，７，
５．６は論理値″１′でアクティブとする。通常の動作
としてはテスト入力端子２は論理値″″０＃を入力する
。バッファー回路５，７はノンアクティブで、バッファ
ー回路４，６はアクティブ状態となり機能回路９が働き
、データ入力端子１から入力されたデータはバッファー
回路４を経て機能回路９で処理されバッファー回路６を
経てデータ出力端子３に出力される。
ここで、テスト入力端子２を論理値″′１′にすると、
前述した動作と逆にバッファー回路４，６がノンアクテ
ィブで、バッファー回路５，７がアクティブ状態となり
、データ出力端子３から入力されたデータがバッファー
回路７，５を経てデータ入力端子１に出力される。
前述した動作と逆にバッファー回路４，６がノンアクテ
ィブで、バッファー回路５，７がアクティブ状態となり
、データ出力端子３から入力されたデータがバッファー
回路７，５を経てデータ入力端子１に出力される。
次に第２図は本発明の効果を見るための応用回路である
。第２図において、第１図の回路を内蔵したＬＳＩ を
１０とする。
。第２図において、第１図の回路を内蔵したＬＳＩ を
１０とする。
このＬＳＩを１０を二個ボード上に配列し直列に接続す
る。ＩＩはボード上の入力端子、１２はボード上のテス
ト入力端子である。一番遠方の出力端子３はパスライン
１３に接続されているとして、第１図の実施例で述べた
動作をテスト入力端子１２から行えばパスライン１３の
値がボード入力端子１１に得られる。
る。ＩＩはボード上の入力端子、１２はボード上のテス
ト入力端子である。一番遠方の出力端子３はパスライン
１３に接続されているとして、第１図の実施例で述べた
動作をテスト入力端子１２から行えばパスライン１３の
値がボード入力端子１１に得られる。
本回路は１組でも複数の組でも必要により任意に設定す
ることができる。ただし、どの入出力端子を組にするか
は、回路の性質と必要性によって決めることは言うまで
もない。
ることができる。ただし、どの入出力端子を組にするか
は、回路の性質と必要性によって決めることは言うまで
もない。
以上説明したように本発明は通常動作の出力端子から通
常動作の入力端子にデータを転送する回路を内蔵するこ
とによって、ボード上の入力端子（テスト入力）を一本
追加することによって、他の端子は増加せず、又ボード
上の配線も上述のテスト入力配線以外に増やすことなく
、回路の任意のデータを知ることができる効果を有する
ものである。
常動作の入力端子にデータを転送する回路を内蔵するこ
とによって、ボード上の入力端子（テスト入力）を一本
追加することによって、他の端子は増加せず、又ボード
上の配線も上述のテスト入力配線以外に増やすことなく
、回路の任意のデータを知ることができる効果を有する
ものである。
第１図は本発明の一実施例を示すブロック図、第２図は
その応用例を示す図である。 １・・・データ入力端子 ２・・・テスト入力端子
３・・・データ出力端子
その応用例を示す図である。 １・・・データ入力端子 ２・・・テスト入力端子
３・・・データ出力端子
Claims (1)
- （１）対の３ｓｔａｔｅ入出力回路間を電気的に直結す
る回路と、該回路の駆動制御信号を入力させる入力端子
とを有することを特徴とするＬＳＩ試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039500A JPS63206675A (ja) | 1987-02-23 | 1987-02-23 | Ｌｓｉ試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039500A JPS63206675A (ja) | 1987-02-23 | 1987-02-23 | Ｌｓｉ試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63206675A true JPS63206675A (ja) | 1988-08-25 |
Family
ID=12554766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039500A Pending JPS63206675A (ja) | 1987-02-23 | 1987-02-23 | Ｌｓｉ試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206675A (ja) |
-
1987
- 1987-02-23 JP JP62039500A patent/JPS63206675A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63206675A (ja) | Ｌｓｉ試験回路 | |
| JPH04248483A (ja) | 半導体集積回路 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JPH05235281A (ja) | 半導体集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JP3055639B2 (ja) | 論理集積回路 | |
| JPS604238A (ja) | 半導体集積回路装置 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
| JPH0566248A (ja) | ３ステート回路のピンスキヤンイン方式 | |
| JPH01205346A (ja) | 半導体集積回路 | |
| JPH08136616A (ja) | 混成集積回路 | |
| JPH0415580A (ja) | Ｌｓｉブロツク分割試験方式 | |
| JPS62147758A (ja) | 半導体装置 | |
| JPH04289473A (ja) | 半導体集積回路 | |
| JPS63236976A (ja) | テスト回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPH043642A (ja) | ボタン電話装置 | |
| JPH03252574A (ja) | 半導体集積回路 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPH08201480A (ja) | 信号処理装置 | |
| JPS63244664A (ja) | 集積回路装置 | |
| JPH04313083A (ja) | 入力信号試験回路 | |
| JPH02176584A (ja) | 入出力バッファ回路 | |
| JPS60174963A (ja) | 電子パツケ−ジ試験回路 |