JPH02176584A - 入出力バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、複数の回路ブロックからなるＬＳＩ（大規模
集積回路）に試験を実施するための人出カバッファ回路
に関する。

一般に、ＬＳＩは複数の回路ブロックからなり、各回路
ブロック間で信号の授受が行なわれるようになっている
が、かかるＬＳＩについては、種々の試験が実施される
。この場合、ある回路ブロックから信号を送る代わりに
、この回路ブロックからの信号と等価の試験信月を送る
ことが行なわれる。また、回路ブロック間のモニタ信号
を取り出すことも行なわれる。

［従来の技術］ 第８図は従来の人出力バッファ回路をＬＳＩ試験に使用
した場合のブロック図であるが、この第８図において、
１００，１０１，１０２はそれぞれＬＳＩを構成する回
路ブロックで、回路ブロック１００，１０１は双方向バ
ッファを有する人出カバッファ回路１０３を介して接続
されている。

ここで、この入出力バッファ回路１０３における回路ブ
ロック１００につながるゲート付きバッファには、制御
信号が供給されるようになっており、試験時には、この
制御信号をハイ（旧ｇｈ）レベル（以下、Ｈという）に
し、通常時には、この制御信号をロー（Ｌｏｗ）レベル
（以下、Ｌという）にする。

また、この人出力バッフ７回路１０３には、試験ピンま
たはモニタピンとして機能する外部ピン１０４が接続さ
れており、この外部ピン１０４は上記制御信号をＨにす
ると、試験ピンとして機能し、制御信号をＬにすると、
モニタピンとして機能するようになっている。

また、１０５は通常の外部入力ピン、１０６は通常の外
部出力ピンで、外部入力ピン１０５は回路ブロック１０
２に接続され、外部出力ピン１０６は回路ブロック１０
１に接続され１通常のデータ入力および出力はそれぞれ
外部入力ピン１０５および外部出力ピン１０６を通じて
行なわれるようになっている。

このような構成により、試験時は、人出カバソファ回路
１０３への制御信号をＨにしておき、外部ピン１０４か
ら回路ブロック１００からの信号と等価の試験信号を回
路ブロック１０１へ送る。

また、人出力バッファ回路１０３への制御信号をＬに切
り替えると、外部ピン１０４からは回路ブロック１００
，１０１間のモニタ信号を取り出すことができる。

なお、通常のデータ入力、出力は外部入力ピン１０５、
外部出力ピン１０６を通じて行なう。

［発明が解決しようとする課題］ しかしながら、このような従来のものでは、１つの試験
信号を送信するのに１つの外部ピンを必要とするため、
ＬＳＩがより大規模化すると、テストパターンが複雑と
なることに伴い、試験信号を入力する外部ピン（試験ピ
ン）の数が多くなるという問題点がある。

本発明は、このような問題点に鑑みなされたもので、共
通の外部端子を通じて通常のデータの入出力および試験
信号の入力更にはモニタ信号の取り出しを可能にするこ
とにより、試験すべきＬＳＩの大規模化がすすんでも、
外部端子数が増大するのを抑制できるようにした、人出
カバソファ回路を提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。

この第１図において、１は双方向バッファで。

この双方向バッファ１は通常のデータ信号、試験信号、
モニタ信号の入出力を行なう共通の外部端子５に接続さ
れこの外部端子５に対してこれらの信号を入出力しうる
ちのである。

２は第１ゲート回路で、この第１ゲート回路２は、外部
端子５を通じて送られる試験信号と、信号入力部６を通
じて送られる回路ブロック出力信号とを選択して、信号
出力部７から回路ブロック入力信号として出力しうるち
のである。

３は第２ゲート回路で、この第２ゲート回路３は、信号
入力部８からの回路ブロック間モニタ信号と、信号入力
部９からの回路ブロック出力信号とを選択して出力しう
るちのである。

４は制御回路で、この制御回路４は、通常時入出力選択
信号、テストデータ入力選択信号、モニタ出力選択信号
をそれぞれ信号入力部１０，１１゜１２から受けること
により、通常入出力時、試験入出力時に応じて、双方向
バッファ１ならびに第１ゲート回路２および第２ゲート
回路３ヘパッファ制御信号およびゲート制御信号を出力
しうるちのである。

［作　用コ このような構成により、通常時入出力選択信号。

テストデータ入力選択信号、モニタ出力選択信号を適宜
Ｈ又はＬにして制御回路４へ供給すると、制御信号４は
、通常人呂力時、試験入出力時に応じて、双方向バッフ
ァ１ならびに第１ゲート回路２および第２ゲート回路３
ヘバッファ制御信号およびゲート制御信号を出力する。

これにより、共通の外部端子５を通じての通常時データ
信号、試験信号２回路ブロック間モニタ信号の入出力が
可能となる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第２図は本発明の一実施例を示すブロック図で、この第
２図において、２００，２０１，２０２はそれぞれＬＳ
Ｉを構成する回路ブロックで、回路ブロック２００〜２
０２は人出力バッファ回路３００を介して相互に接続さ
れている。

なお、入出力バッファ回路３００はセル化されており、
第３図に示すごとく、中央にゲート部（回路ブロック２
００〜２０２はこのゲート部に配置される）を有するＬ
ＳＩの周辺部にＩ１０セルとしてアレイ状に多数配置さ
れている。

ところで、各入出力バッファ回路３００は、第２図に示
すごとく、双方向バッファ１．第１ゲート回路２．第２
ゲート回路３および制御回路４をそなえて構成されてい
る。

ここで、双方向バッファ１は、ゲート付きバッファ１ａ
と、このバッファ１ａとは逆方向のバッファ１ｂとをそ
なえており、バッファｌａ、ｌｂは共に通常のデータ信
号、試験信号、モニタ信号の入出力を行なう共通の外部
ピン（外部端子）５に接続されこの外部ピン５に対して
これらの信号を入出力しうるようになっている。

第１ゲート回路２は、外部ピン５およびバッファ１ｂを
通じて送られてくる試験信号と、回路ブロック２００か
らの出力信号（回路ブロック間出力信号）とを選択して
、回路ブロック２０１への回路ブロック間入力信号とし
て出力しうるものである。

第２ゲート回路３は、回路ブロック２００，２０１間の
回路ブロック間モニタ信号と、回路ブロック２０２から
の回路ブロック出力信号とを選択して、バッファ１ａへ
出力しうるちのである。

制御回路４は、２つのゲート回路４ａ、４ｂを二段に接
続してなり、一方のゲート回路４ａはＡＮＤゲートの一
方の入力端が反転入力端となったゲート構造を有し、他
方のゲート回路４ｂはＮ。

Ｒゲートとして構成されている。また、この制御回路４
には、通常時入出力選択信号ＳＥＴ　、テストデータ入
力選択信号ＩＮＰ　、モニタ出力選択信号ＮＯＮがそれ
ぞれ信号入力部１０，１１．１２から供給されるように
なっており、通常時入出力選択４３号ＳＥＴはゲート回
路４ａの非反転入力端へ、テストデータ入力選択信号Ｉ
Ｎｆ”はゲート回路４ａの反転入力端へ、モニタ出力選
択信号ＭＯＮはゲート回路４ｂの入力端へそれぞれ供給
されるようになっている。なお、ゲート４ａの出力はゲ
ート４ｂへ入力されるようになっている。

そして、ゲート４ｂの出力がバッファ制御信号としてバ
ッファ１ａのゲートへ供給されるようになっている。

また、テストデータ入力選択信号ＩＮＰは第１ゲート回
路２ヘゲ−１−制御信号として供給されるとともに、モ
ニタ出力選択信号ＭＯＮは第２ゲート回路３ヘゲート制
御信号として供給される６したがって、この制御回路４
は、通常時入出力選択信号ＳＥＴ　、テストデータ入力
選択信号ＩＮＦ　、モニタ出力選択信号ＭＯＮを受ける
ことにより、通常入出力時、試験人呂力時に応じて、双
方向バッファ１．第１ゲート回路２および第２ゲート回
路３ヘバッファ制御信号、ゲート制御信号を出力するこ
とができる。

なお、通常時入出力選択信号ＳＥＴをＨ又はＬに切り替
えるために、切替スイッチ１４が設けられている。

次に、通常時入出力選択信号ＳＥＴ　、テストデータ入
力選択信号ＩＮＦ　、モニタ出力選択信号ＭＯＮとその
時の機能の関係を示すと、次表のようになる。

上述の構成により、通常時の通常出力モードを選びたい
ときは、第４図に示すごとく、通常時入出力選択信号Ｓ
ＥＴをＨ，テスＩ−データ入力選択信号ＩＮＰ　、モニ
タ出力選択信号ＭＯＮを共にＬにする。

これにより、バッファ１ａのゲートはし、第１゜第２ゲ
ート回路２．３は共にＬ　（０）となるため、回路ブロ
ック２０２からの出力信号が第２ゲート回路３．バッフ
ァ１ａを通って、外部ピン５から出力される（第４図の
矢印Ａ参照）。なお、この場合、回路ブロック２００か
らの回路ブロック間出力信号を第１ゲート回路２を介し
て回路ブロック２０１へ入力することもできる。

また、通常時の通常入力モードを選びたいときは、第５
図に示すごとく、通常時入出力選択信号ＳＥＴをり、テ
ストデータ入力選択信号ＩＮＦ　、モニタ出力選択信号
ＭＯＮを共に乙にする。これにより、バッファ１ａのゲ
ートはＨ１第１．第２ゲート回路２，３は共にＬ　（０
）となるため、外部ピン５からの入力信号をバッファ１
ｂを介して回路ブロック２０２へ入力することができる
（第５図の矢印Ｂ参照）。なお、この場合、回路ブロッ
ク２００からの回路ブロック間出力信号を第１ゲート回
路２を介して回路ブロック２０１へ入力することもでき
る。

さらに、試験時の試験信号入力モードを選びたいときは
、第６図に示すごとく、通常時入出力選択信号ＳＥＴを
Ｈ又はり、テストデータ入力選択信号ＩＮＦをＨ，モニ
タ出力選択信号ＭＯＮをＬにするにれにより、バッファ
１ａのゲートはＨ１第１ゲート回路２はＨ（１）　、第
２ゲート回路３はＬ（０）となるため、外部ピン５から
の試験入力倍量をバッファｌｂ、第１ゲート回路２を介
して回路ブロック２０１へ入力することができる（第６
図の矢印Ｃ参照）。

またさらに、試験時のモニタ信号出力モードを選びたい
ときは、第７図に示すごとく、通常時入出力選択信号Ｓ
ＥＴをＨ又はり、テストデータ入力選択信号ＩＮＦをり
、モニタ出力選択信号ＭＯＮをＨにする。これにより、
バッファ１ａのゲートはし、第１ゲート回路２はＬ　（
０）　、第２ゲート回路３はＨ（１）となるため１回路
ブロック２００，２０１間の出力信号を第２ゲート回路
３．バッファ１ａを介して外部ピン５から取り出すこと
ができる（第７図の矢印り参照）。なお、この場合、回
路ブロック２００からの回路ブロック間出力信号を第１
ゲート回路２を介して回路ブロック２０１へ入力してい
る。

このように本人出力バッファ回路では、共通の外部ピン
５を通じて通常のデータの入出力および試験信号の入力
更にはモニタ信号の取り出しを可能にすることができ、
これにより、試験すべきＬＳＩの大規模化がすすんでも
、外部ピン数が増大するのを抑制できるものである。ま
た、これに伴い、テストパターンの単純化が可能となり
、これによりＬＳＩについてのより正確な試験を行なう
ことができ、その結果ＬＳＩの品質向上に寄与するとこ
ろが大きい。

［発明の効果］ 以上詳述したように、本発明の入出力バッファ回路によ
れば、共通の外部端子を通じて通常のデータの入出力お
よび試験信号の入力部にはモニタ信号の取り出しを可能
にすることができるので、試験すべきＬＳＩの大規模化
がすすんでも、外部端子数が増大するのを抑制できる利
点がある。

【図面の簡単な説明】

第１１図は本発明の原理ブロック図。 第２図は本発明の一実施例を示すブロック図、第３図は
人出カバソファ回路をセル化してＬＳＩに配置した場合
を示す図、 第４図は通常時の通常データ出力モードを選択したとき
の作用を説明するためのブロック図、第５図は通常時の
通常データ入力モードを選択したときの作用を説明する
ためのブロック図、第６図は試験時の試験信号入力モー
ドを選択したときの作用を説明するためのブロック図、
第７図はモニタ信号出力モードを選択したときの作用を
説明するためのブロック図、 第８図は従来例を示すブロック図である。 図において、 １は双方向バッファ、 ｌａ、ｌｂはバッファ、 ２は第１ゲート回路、 ３は第２ゲート回路。 ４は制御回路、 ４ａ、４ｂはゲート回路、 ５は外部ピン（外部端子）、 ６．８，９，１０，１１，１２は信号入力部、７．１３
は信号出力部、 １４は切替スイッチ。 １００〜１０１．２００〜２０１は回路ブロック、３０
０は入出力バッファ回路である。 ｌａ、ｌｂ　−−一パνファ ２−−−ｊ！１勺′−ト回路 ３−ｍ−第２γ−ト回路 ４−ｍ−制御回路 ４ａ、４ｂ−−−ゲート回路 ５−一−４部ピン １０〜１２−−−イ古号入力部 １４−−−　を刀舘スイシ千 ３００−−一人出カバッファ 入出カバソファ回路友せルイヒしてしｓｌに西己置、シ
Ｔ；助１号紀示Ｔ図本発男の一実ａｆｌｔ示す７口・／
り図第３

Claims (1)

1. 【特許請求の範囲】 通常のデータ信号、試験信号、モニタ信号の入出力を行
   なう共通の外部端子（５）に接続され該外部端子（５）
   に対してこれらの信号を入出力しうる双方向バッファ（
   １）と、 該外部端子（５）を通じて送られる該試験信号と回路ブ
   ロックからの出力信号とを選択して出力しうる第１ゲー
   ト回路（２）と、 回路ブロック間の該モニタ信号と回路ブロックからの出
   力信号とを選択して出力しうる第２ゲート回路（３）と
   、 通常入出力時、試験入出力時に応じて該双方向バッファ
   （１）ならびに該第１ゲート回路（２）および該第２ゲ
   ート回路（３）へバッファ制御信号およびゲート制御信
   号を出力しうる制御回路（４）とをそなえて構成された
   ことを 特徴とする、入出力バッファ回路。