JPS63208132A - インサ−キツト・エミユレ−タ - Google Patents
インサ−キツト・エミユレ−タInfo
- Publication number
- JPS63208132A JPS63208132A JP62041686A JP4168687A JPS63208132A JP S63208132 A JPS63208132 A JP S63208132A JP 62041686 A JP62041686 A JP 62041686A JP 4168687 A JP4168687 A JP 4168687A JP S63208132 A JPS63208132 A JP S63208132A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- control flag
- target
- step operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、マイクロプロセッサの動作を解析することの
できるインサーキット・エミュレータに関し、詳しくは
、内部割り込みを発生するターゲット・マイクロプロセ
ッサをインサーキット・工ミュレータによりシングルス
テップで動作させる場合における割り込みの制御機能に
関する。
できるインサーキット・エミュレータに関し、詳しくは
、内部割り込みを発生するターゲット・マイクロプロセ
ッサをインサーキット・工ミュレータによりシングルス
テップで動作させる場合における割り込みの制御機能に
関する。
［従来の技術］
マイクロプロセッサの中央処理装置（ＣＰＵ）が内部割
り込みを発生する場合、それをハードウェア的手法によ
って外部よりマスクすることはできない。このため、こ
のＣＰＵにインサーキット・エミュレータを接続してシ
ングルステップ動作を行わせる場合、ステップ中に割り
込みが発生すると本来ステップ動作を行わせたくないプ
ログラム（すなわち割り込み処理：例えばタイマー割り
込み等のような短い間隔で入る割り込み等）へステップ
動作が移行してしまう。
り込みを発生する場合、それをハードウェア的手法によ
って外部よりマスクすることはできない。このため、こ
のＣＰＵにインサーキット・エミュレータを接続してシ
ングルステップ動作を行わせる場合、ステップ中に割り
込みが発生すると本来ステップ動作を行わせたくないプ
ログラム（すなわち割り込み処理：例えばタイマー割り
込み等のような短い間隔で入る割り込み等）へステップ
動作が移行してしまう。
このため、この内部割り込みをマスクするために被デバ
ツグプログラムを変更する（一時的に内部割り込みが発
生しないようにプログラムする）等の工夫が必要であっ
た。
ツグプログラムを変更する（一時的に内部割り込みが発
生しないようにプログラムする）等の工夫が必要であっ
た。
本発明は、このような点に鑑みてなされたもので、イン
サーキット・エミュレータにおいて被デバツグプログラ
ムを一切変更することなくステップ動作中に内部割り込
みを禁止できるようにした割り込み制御機能を有するイ
ンサーキット・エミュレータを提供することにある。
サーキット・エミュレータにおいて被デバツグプログラ
ムを一切変更することなくステップ動作中に内部割り込
みを禁止できるようにした割り込み制御機能を有するイ
ンサーキット・エミュレータを提供することにある。
［問題点を解決するための手段］
このような目的を達成するために、本発明は、システム
ＣＰＵがアクセス可能なシステムメモリと、システムＣ
ＰＵおよびターゲットＣＰＵがアクセス可能な双方向メ
モリを備え、システムＣＰＵがステップ動作を実行する
とき、以下の手原により動作するようにしたことを特徴
とする。
ＣＰＵがアクセス可能なシステムメモリと、システムＣ
ＰＵおよびターゲットＣＰＵがアクセス可能な双方向メ
モリを備え、システムＣＰＵがステップ動作を実行する
とき、以下の手原により動作するようにしたことを特徴
とする。
■ターゲットＣＰＵのステータスレジスタ情報を予め双
方向メモリに退避しておく。
方向メモリに退避しておく。
■システムＣＰＵは、双方向メモリから退避ステータス
レジスタ中の割り込み制御フラグをシステムメモリへ更
に退避する。
レジスタ中の割り込み制御フラグをシステムメモリへ更
に退避する。
■システムＣＰＵはモニタプログラムに対して実際にス
テップ動作を実行する命令コードを取得させる。
テップ動作を実行する命令コードを取得させる。
■モニタプログラムはターゲットＣＰＵの制御下でター
ゲットメモリより命令コードを得、これを双方向メモリ
へ格納する。
ゲットメモリより命令コードを得、これを双方向メモリ
へ格納する。
■システムＣＰＵは双方向メモリに格納されている命令
コードを参照しシステムメモリへ退避させる。
コードを参照しシステムメモリへ退避させる。
０次にシステムＣＰＵは双方向メモリに格納されている
ステータスレジスタの割り込み制御フラグをマスクし、
モニタプログラムに対し通常のステップ動作を指示する
。
ステータスレジスタの割り込み制御フラグをマスクし、
モニタプログラムに対し通常のステップ動作を指示する
。
■割り込み制御フラグがマスクされる以前は解除状態で
かつ割り込み制御フラグに影響を与えない命令を実行し
たときのみ割り込み制御フラグを非マスク状態に変更す
る。
かつ割り込み制御フラグに影響を与えない命令を実行し
たときのみ割り込み制御フラグを非マスク状態に変更す
る。
［作用コ
本発明では、ステップ動作実行直前のステータスレジス
タ中の割り込み制御フラグを退避させ、ステップ動作を
実行する当該命令を先取りし退避する。続いてシステム
ＣＰＵにより、退避された割り込み制御フラグをマスク
し、モニタプログラムを起動してステップ動作を実行さ
せる。
タ中の割り込み制御フラグを退避させ、ステップ動作を
実行する当該命令を先取りし退避する。続いてシステム
ＣＰＵにより、退避された割り込み制御フラグをマスク
し、モニタプログラムを起動してステップ動作を実行さ
せる。
マスクされた割り込み制御フラグが、マスクされる以前
は解除状態でかつ割り込み制御フラグに影響を与えない
命令を実行したときのみ割り込み制御フラグを非マスク
状態に変更する。
は解除状態でかつ割り込み制御フラグに影響を与えない
命令を実行したときのみ割り込み制御フラグを非マスク
状態に変更する。
このようにして、ターゲットシステムの被デバツグプロ
グラムを一切変更することなくステップ動作中に内部割
り込みを禁止することができる。
グラムを一切変更することなくステップ動作中に内部割
り込みを禁止することができる。
［実施例］
以下図面を参照して本発明を実施例につき詳細に説明す
る。第１図は本発明に係るインサーキット・エミュレー
タの要部構成図である。図において、Ａはエミュレータ
本体側、Ｂはターゲットシステムを示す。
る。第１図は本発明に係るインサーキット・エミュレー
タの要部構成図である。図において、Ａはエミュレータ
本体側、Ｂはターゲットシステムを示す。
エミュレータ本体側Ａにおいて、１はシステムＣＰＵ、
２はシステムバス、３はシステムメモリ、４はバスコン
トローラ、５は制御回路、６は双方向メモリ、７はモニ
タプログラムが格納されたメモリ、８はバスマルチプレ
クサである。
２はシステムバス、３はシステムメモリ、４はバスコン
トローラ、５は制御回路、６は双方向メモリ、７はモニ
タプログラムが格納されたメモリ、８はバスマルチプレ
クサである。
ターゲットシステムＢにおいて、９．１０はバス、１１
はターゲットＣＰＵ、１２はターゲットメモリ、１３は
ターゲット■／○（Ｉｌｏは人出力装置）である。
はターゲットＣＰＵ、１２はターゲットメモリ、１３は
ターゲット■／○（Ｉｌｏは人出力装置）である。
制御回路５は、システムＣＰＵＩまたはターゲットＣＰ
ＵＩＩよりバス２または９を経由して与えられる制御情
報に従ってバスコントローラ４およびバスマルチプレク
サ８をそれぞれ＄り御する。
ＵＩＩよりバス２または９を経由して与えられる制御情
報に従ってバスコントローラ４およびバスマルチプレク
サ８をそれぞれ＄り御する。
バスコントローラ４は、メモリの制御権をシステムＣＰ
ＵＩかターゲットＣＰＵＩ １のいずれか一方に切り換
え、メモリアクセスを可能にするための制御を行う。
ＵＩかターゲットＣＰＵＩ １のいずれか一方に切り換
え、メモリアクセスを可能にするための制御を行う。
バスマルチプレクサ８はシステムバス２の接続をバス９
かバス１ｏかに切り換えるためのものである。
かバス１ｏかに切り換えるためのものである。
このような構成における動作を第２図の動作フローを参
照して次に説明する。なお、システムＣＰＵＩまたはタ
ーゲットＣＰＵＩ １がメモリをアクセスするときは、
！制御回路５に情報を与えてバスコントローラ４および
バスマルチプレクサ８を適宜制御する必要があるが、そ
のような制御動作は公知でもあり、特にここでは逐一説
明しないことにする。
照して次に説明する。なお、システムＣＰＵＩまたはタ
ーゲットＣＰＵＩ １がメモリをアクセスするときは、
！制御回路５に情報を与えてバスコントローラ４および
バスマルチプレクサ８を適宜制御する必要があるが、そ
のような制御動作は公知でもあり、特にここでは逐一説
明しないことにする。
ターゲットシステムＢのターゲットＣＰＵＩ １は、予
めモニタプログラム７の制御によってそのステータスレ
ジスタ情報を双方向メモリ６へ退避している。
めモニタプログラム７の制御によってそのステータスレ
ジスタ情報を双方向メモリ６へ退避している。
システムＣＰＵＩは、ステップ動作を実行することを認
識したならば、まずステップ動作中の割り込み禁止かど
うかを判断し、割り込み禁止でない場合はそのままステ
ップ動作を実行し１割り込み禁止の場合は次の動作を行
う。
識したならば、まずステップ動作中の割り込み禁止かど
うかを判断し、割り込み禁止でない場合はそのままステ
ップ動作を実行し１割り込み禁止の場合は次の動作を行
う。
双方向メモリ６に既に退避しであるステータスレジスタ
中の割り込み制御フラグをシステムメモリ３へ更に退避
する。
中の割り込み制御フラグをシステムメモリ３へ更に退避
する。
次にメモリ７のモニタプログラムに対して、実際にステ
ップ動作を実行する命令コードを取得することを指令す
る。これによってモニタプログラムはターゲットＣＰＵ
Ｉ １の制御の下でターゲットメモリ１２より命令コー
ドを得て、これを双方向メモリ６へ格納する。この後シ
ステムＣＰＵＩは、双方向メモリ６よりこの命令コード
を参照しシステムメモリ３へ退避させる。
ップ動作を実行する命令コードを取得することを指令す
る。これによってモニタプログラムはターゲットＣＰＵ
Ｉ １の制御の下でターゲットメモリ１２より命令コー
ドを得て、これを双方向メモリ６へ格納する。この後シ
ステムＣＰＵＩは、双方向メモリ６よりこの命令コード
を参照しシステムメモリ３へ退避させる。
これらの一連のプロセスが終了した後、システムＣＰＵ
Ｉは双方向メモリ６に格納されているステータスレジス
タの割り込み制御フラグをマスクし、モニタプログラム
に対し通常のステップ実行を指示する。これによって割
り込みが禁止されたステップ実行が行われる。
Ｉは双方向メモリ６に格納されているステータスレジス
タの割り込み制御フラグをマスクし、モニタプログラム
に対し通常のステップ実行を指示する。これによって割
り込みが禁止されたステップ実行が行われる。
次にマスクされた割り込み制御フラグの復帰について述
べる。
べる。
ステップ動作を実行した命令によって割り込み＄ＩＩ御
フラフラグ自身響を受ける場合があるため、割り込み制
御フラグの復帰についてはそれぞれ次のように行われる
。
フラフラグ自身響を受ける場合があるため、割り込み制
御フラグの復帰についてはそれぞれ次のように行われる
。
■割り込み制御フラグをマスクする以前に既にマスクさ
れている状態。
れている状態。
■割り込み制御フラグのマスクを解除または設定する命
令をステップ実行した場合。
令をステップ実行した場合。
この２つの場合では、割り込み制御フラグを復帰させる
必要はなく、このままステップ実行の一連の動作を終了
させる。
必要はなく、このままステップ実行の一連の動作を終了
させる。
■割り込み＄１１御フラグがマスクされる以前は解除状
Ｗ！Ａ（マスクされていない）で、かつ割り込み制御フ
ラグに全く影響を与えない命令を実行した場合。
Ｗ！Ａ（マスクされていない）で、かつ割り込み制御フ
ラグに全く影響を与えない命令を実行した場合。
この場合のみにおいて、割り込み制御フラグを非マスク
状態に変更する。これによって、マスクの復帰が行われ
たと同等の結果が得られる。
状態に変更する。これによって、マスクの復帰が行われ
たと同等の結果が得られる。
以上のようにして、ステップ実行時の割り込み禁止が実
現される。
現される。
［発明の効果コ
以上詳細に説明したように、内部割り込みを発生するマ
イクロプロセッサに対しインサーキット・エミュレータ
によってステップ動作を行わせる場合、従来の場合は予
め被デバツグプログラムを変更し内部割り込みが発生し
ないようにする手続きが必要であったが１本発明によれ
ば被デバツグプログラムを一切変更することなく内部割
り込みを禁止しながらステップ動作を行わせることがで
きる。
イクロプロセッサに対しインサーキット・エミュレータ
によってステップ動作を行わせる場合、従来の場合は予
め被デバツグプログラムを変更し内部割り込みが発生し
ないようにする手続きが必要であったが１本発明によれ
ば被デバツグプログラムを一切変更することなく内部割
り込みを禁止しながらステップ動作を行わせることがで
きる。
第１図は本発明に係るインサーキット・エミュレータの
一実施例を示す要部構成図、第２図は動作を説明するた
めの動作フローである。 １・・・システムＣＰＵ、２・・・システムバス、３・
・・システムメモリ、４・・・バスコントローラ、５・
・・制御回路、６・・・双方向メモリ、７・・・メモリ
、８・・・バスマルチプレクサ、１１・・・ターゲット
ＣＰＵ、１２・・・ターゲットメモリ、１３・・・ター
ゲットＩ １０゜第１図
一実施例を示す要部構成図、第２図は動作を説明するた
めの動作フローである。 １・・・システムＣＰＵ、２・・・システムバス、３・
・・システムメモリ、４・・・バスコントローラ、５・
・・制御回路、６・・・双方向メモリ、７・・・メモリ
、８・・・バスマルチプレクサ、１１・・・ターゲット
ＣＰＵ、１２・・・ターゲットメモリ、１３・・・ター
ゲットＩ １０゜第１図
Claims (1)
- 【特許請求の範囲】 インサーキット・エミュレータにおいて、 システムＣＰＵがアクセス可能なシステムメモリと、シ
ステムＣＰＵおよびターゲットＣＰＵがアクセス可能な
双方向メモリを備え、システムＣＰＵがステップ動作を
実行するとき、以下の手順により動作するようにしてス
テップ動作実行時の割り込み禁止を実現するようにした
ことを特徴とするインサーキット・エミュレータ。 （１）ターゲットＣＰＵのステータスレジスタ情報を予
め双方向メモリに退避しておく。 （２）システムＣＰＵは、双方向メモリから退避ステー
タスレジスタ中の割り込み制御フラグをシステムメモリ
へ更に退避する。 （３）システムＣＰＵはモニタプログラムに対して実際
にステップ動作を実行する命令コードを取得させる。 （４）モニタプログラムはターゲットＣＰＵの制御下で
ターゲットメモリより命令コードを得、これを双方向メ
モリへ格納する。 （５）システムＣＰＵは双方向メモリに格納されている
命令コードを参照しシステムメモリへ退避させる。 （６）次にシステムＣＰＵは双方向メモリに格納されて
いるステータスレジスタの割り込み制御フラグをマスク
し、モニタプログラムに対し通常のステップ動作を指示
する。 （７）割り込み制御フラグがマスクされる以前は解除状
態でかつ割り込み制御フラグに影響を与えない命令を実
行したときのみ割り込み制御フラグを非マスク状態に変
更する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041686A JPS63208132A (ja) | 1987-02-25 | 1987-02-25 | インサ−キツト・エミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041686A JPS63208132A (ja) | 1987-02-25 | 1987-02-25 | インサ−キツト・エミユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63208132A true JPS63208132A (ja) | 1988-08-29 |
Family
ID=12615307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041686A Pending JPS63208132A (ja) | 1987-02-25 | 1987-02-25 | インサ−キツト・エミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63208132A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043754A (ja) * | 1983-08-19 | 1985-03-08 | Anritsu Corp | エミユレ−タ |
| JPS60124746A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | デ−タ処理装置 |
-
1987
- 1987-02-25 JP JP62041686A patent/JPS63208132A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043754A (ja) * | 1983-08-19 | 1985-03-08 | Anritsu Corp | エミユレ−タ |
| JPS60124746A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | デ−タ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH08320794A (ja) | マイクロプロセッサ | |
| JPS63250702A (ja) | シ−ケンスコントロ−ラ | |
| JPH0675820A (ja) | マルチプロセッサシステムにおける割り込み装置 | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JP3449812B2 (ja) | 制御用電子装置 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JP3231505B2 (ja) | Ｍｐｕエミュレータ装置 | |
| JP2653411B2 (ja) | ブレークポイント設定方法 | |
| JPS63236142A (ja) | ソフトウエア監視装置 | |
| JPS62177639A (ja) | デバツグ装置 | |
| JPH04288634A (ja) | ワンチップマイクロコンピュータ | |
| KR100672550B1 (ko) | 멀티플 인터럽트 처리 방법 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS60164850A (ja) | プロセツサにおける命令実行動作の停止方式 | |
| JPS5848154A (ja) | プログラム１ステツプ制御方式 | |
| JPH031240A (ja) | 割込制御方式 | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JPH04112341A (ja) | マイクロコンピュータｌｓｉ | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPH07129435A (ja) | 暴走監視機能を有するプロセッサ | |
| JPH02287840A (ja) | マイクロプロセッサ | |
| JPH01236334A (ja) | インサーキツトエミユレータ装置 | |
| JPH01120634A (ja) | 割込み制御装置 |