JPS63214800A - 音声信号加算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 時分割多重化された音声信号入力の複数の音声信号を設
定コマンドにより加算し再び１つの音声信号として多重
化し出力する音声信号加算回路が、二方向のランダムア
クセスメモリを多重化された音声信号の入力側と出力側
に夫装置いて入出力データの同期をとり、同期されたデ
ータを信号処理用プロセッサ１個を用いて設定コマンド
により加算処理を行わせるような構成にして低コスト化
を図ったもの。

〔産業上の利用分野〕

本発明は時分割多重化された音声信号入力の複数の音声
信号を加算して１つの音声信号に換え再び多重化して出
力する音声信号加算回路の改良に関する。

音声信号加算回路は、多対地間通信の音声会議で複数の
対地の通話信号を加算して聴取する場合などに広く使用
されるので低コストで汎用的であり且つ回路規模が小さ
いことが望まれている。

〔従来の技術〕

従来の音声信号加算回路の構成を第４図に、その動作タ
イムチャートを第５図に示す。

フレーム周期８ＫＨｚの８ピント音声信号チャネル２４
チャネル分を時分割多重化した１、５４４Ｍｂ　／ｓ信
号人力■は、３つのバッファＢＦＩ、　ＢＦ２．　ＢＦ
３を介して夫々３つの信号プロセッサＤＳＰ’ｌ、ＤＳ
Ｐ　２．ＤＰＳ３に入力される。

３つの信号プロセッサＤＳＰ　１．ＤＳＰ　２．ＤＰＳ
　３とバッファＢＦＩ、　ＢＦ２．　ＢＦ３には前記フ
レーム周期８ＫＨｚに同期した３つの位相パルス■のφ
１．φ２．ψ３が夫・々与えられ、各ｏｓｐは、その入
力同期用のＦＧＩ入力が位相パルスφ１．φ２．φ３の
“１　”のとき夫々入力データを入力処理し、８ＫＨｚ
周期の次のフレームパルスで各種モード設定信号入力（
バッファＢＦ７．　ＢＦ８．　ＢＦ９を介して入力され
る）に応じた加算処理をし、次のフレームパルスで出力
処理といった第５図■に示す如き一連の信号処理を行っ
ていく。

なお、入力処理は、１．５４４ＭＨｚの多重化された信
号■を所定の入力タイミングパルス■で、各ＤＳＰ内に
同期をとって入力するものであり、出力処理は、出力タ
イミングパルス■で各ＤＳＰが出力データの同期をとり
多重化出力するものである。

バッファＢＦＩ〜ＢＦ９は、制御信号が“１”のとき信
号データを通過させ、それ以外のときは高インピーダン
スを呈する。

〔発明が解決しようとする問題点〕

従来の音声信号加算回路は、上述の如く、信号処理プロ
セッサＤＳＰ　３個、バッファＢＰ　９個、各種タイミ
ングパルス発生回路等から構成され、加算処理をソフト
ウェアで行って、各種モードの加算分配の要求に応じて
来た。

然しなから、従来例はデータの入出力処理にも高価なデ
ィジタル信号処理プロセッサＤＳＰを使用しているため
、音声信号加算回路の回路構成は簡単であるが低コスト
にはならないという問題があった。

〔問題点を解決するための手段〕

第１図の原理ブロック図において、 １は、２方向ランダムアクセスメモリの機能をもつ入力
側同期メモリ、 ２は、２方向ランダムアクセスメモリの機能をもつ出力
側同期メモリ、 ３は、データの加算分配用のプロセッサ、４は、クロッ
クＣＬＫとフレームパルスＦＰから前記入力側同期メモ
リ１と出力側同期メモリ２の書込み読出しのアドレスを
発生するカウンタ、５は、プロセッサ３の加算処理のモ
ードを設定するコマンドを出力するモード設定手段であ
る。

〔作用〕

入力側同期メモリ１及び出力側同期メモリ２は、共に２
方向ランダムアクセスメモリの機能をもち、データの書
込／読出を該メモリの両側から、のアドレス入力により
行える特性を持つので、該メモリ１．２の片方向はカウ
ンタ４により入力回路および出力回路の外部回路と同期
させ、他方向はプロセッサ３と自由にアクセス可能とす
ることにより、モード設定手段５からの出力コマンドに
より各種モードの加算処理を行う。

プロセッサ３は、メモリ１内の入力データを読込み加算
処理をしその結果をメモリ２へ書込み、メモリ２がプロ
セッサ３の処理結果の同期をとって出力することになる
ので、従来の入出力処理用のプロセッサが不要となる。

従って、高価な信号処理プロセッサは１個で済むのでコ
ストダウンが図れて問題は解決される。

〔実施例〕

第２図は本発明の実施例の音声信号加算回路の構成を示
すブロック図であって、第３図はその動作を説明するた
めのタイムチャートである。

入力端メモリ１は２方向のランダムアクセスメモリＤＰ
ＭＥＭ−Ｉであって、１チヤネル８ビツトの音声信号２
４チャネル分のタイムスロットＴＳ　Ｏ〜ＴＳ２３を８
ＫＨｚ周期（１２５ｐｓ）のフレームパルス■で多重化
した１、５４４Ｍｂ　／ｓ信号人力■を、カウンタ４か
らのアドレス■にしたがってＬ５４４　ＭＨｚクロック
の同期をとって記憶する。

出力側メモリ２は２方向のランダムアクセスメモリＤＰ
ＭＥＭ−０であって、前記１．５４４Ｍｂ　／ｓ信号人
力■の２４チャネル分のタイムスロットＴＳを、例えば
第３図の■に示す如く、第１スロツ）Ｈの音声すと第２
スロツトＣの音声Ｃを加算した音声ｂ＋ｃを次のフレー
ムの第０スロツトＡ　′に入れて出力し、第２スロツト
Ｃの音声Ｃと第０スロツトＡの音声ａを加算した音声ｃ
＋ａを次フレームの第１スロフトＢ　′に入れて出力し
、第０スロソＩ−Ａの音声ａと第１スロツトＢの音声す
を加算した音声ａ＋ｂを次フレームの第２スロツトＣに
入れて出力する。プロセッサ３は、８ＫＨｚフレームパ
ルス■に同期したアドレスにより２４チャネル分の２４
個のタイムスロットＯ〜２３の入力データ■を入力側メ
モリＤＰＭＥＭ−１より一度に読み込み、モード設定手
段５のコマンドレジスタを介して入力される指定コマン
ドＣにより、前記の読み込んだデータを加算して前述の
如く分配する。

カウンタ４は、所定のビット同期用の１．５４４ＭＨｚ
クロンクＣＬＫとフレーム同期用の８ＫＨｚ周期のフレ
ームパルスＦＰを入力して、入力側メモリＤＰＭＥＭ−
■と出力側メモリＤＰＭＥＭ−０に、入出力データのア
ドレス■、■と書込読出パルスを供給し、プロセッサ３
には３ＫＨｚフレームパルス■に同期して出力開始許可
のタイミングパルス■を供給する。

プロセッサ３はカウンタ４からの出力開始許可パルス■
に同期して２４チャネル分の新データを出力側メモリＤ
ＰＭＥＭ　−０へ出力する。

出力側メモリＤＰＭＥＭ−０では、入力側メモリＤＰＭ
ＥＭ−Ｉと同様に、カウンタ４からの読込みアドレス■
とａＫＨｚフレームパルスＦＰにより、２４チャネル分
のタイムスロットＴＳ　Ｏ〜ＴＳ２３に前記プロセッサ
３からの新データを書込み所定の１．５４４ＭＨｚ出力
タイミ出力タイミングパルス期をとって１　、５４４１
’ｌＨｚ出力データ■を出力する。

プロセッサ３のソフトウェア処理は、第３図■に示すご
とく、各フレームの初期で入力同期のＦＧＯにフレーム
パルスの入力をまち、入力側メモリｌのランダムアクセ
スメモリＤＰＭＥＭ　−Ｉから２４チャネル分の入力デ
ータを読み込む。

次に、モード設定手段５のコマンドレジスタがコマンド
データを読み込み、希望の加算モードを設定する。

次に、プロセッサ３がコマンドレジスタからの出力コマ
ンドＣにより加算処理する。

次に、プロセッサ３のＦＧＩが、カウンタ４からの出力
開始タイミングパルスの入力を待つ。

プロセッサ３は、出力開始タイミングパルスの入力を待
って、加算処理後の２４チャネル分の新データを出力側
メモリ２のランダムアクセスメモリＤＰＭＥＭ　−０へ
書込む。

ランダムアクセスメモリＤＰＭＥＭ　−０に書込まれた
データは次のフレームのフレームパルスと出力タイミン
グパルスにより読出されて出力される。

以上の説明の如く、本実施例の音声信号加算回路は、入
力側メモリｌのランダムアクセスメモリＤＰＭＥＭ−Ｉ
が、多重化音声信号の入力側の同期をとり、゛プロセッ
サ３の信号処理プロセッサＤＰＳが同期のとれた入力デ
ータを設定コマンドＣにより加算処理して出力側メモリ
２のランダムアクセスメモリＤＰＭＥＭ−０へ出力し、
出力側メモリ２０ランダムアクセスメモリＤＰＭＩ！Ｍ
　−０が多重化信号の出力側の同期をとって外部へ出力
する。

入力側の同期と出力側の同期は、コストの安いランダム
アクセスメモリＤＰＭＥＭ−Ｉ、ＤＰＭＥＭ　−０で済
ますことが出来るので、データの加算処理のプロセッサ
３に′高価な信号処理プロセッサＤＰＳを１個だけを用
いればよい。

従って、本実施例の音声信号加算回路のコストは低減さ
れて問題は無い。

〔発明の効果〕

以上説明した如（、本発明によれば、同一の機能を果た
す音声信号加算回路のコストを大幅に低減できる効果が
得られる。

【図面の簡単な説明】

第１図は本発明の音声信号加算回路の構成を示す原理ブ
ロック図、 第２図は本発明の実施例の音声信号加算回路の構成を示
すブロック図、 第３図は本実施例の音声信号加算回路の動作を説明する
ためのタイムチャート、 第４図は従来例の音声信号加算回路のブロック図、 第５図は従来例の音声信号加算回路の動作を説明するた
めのタイムチャートである。 第１図、第２図において、 １は、入力側同期メモリで２方向のランダムアクセスメ
モリ、 ２は、出力側同期メモリで２方向のランダムアクセスメ
モリ、 ３は、プロセッサで信号処理プロセッサ、４は、カウン
タ、 ５は、モード設定手段でコマンドレジスタである。 ７０・・ツク　　　）し−Ａパルス 第１　園 峯２　図

Claims (1)

1. 【特許請求の範囲】 時分割多重化された音声信号入力を所定のフレームパル
   ス（ＦＰ）に同期して２方向から書込み／読出す入力側
   ランダムアクセスメモリ（１）と、該入力側ランダムア
   クセスメモリ（１）の読出データを前記フレームパルス
   （ＦＰ）に同期して加算処理するプロセッサ（３）と、 該プロセッサ（３）の加算処理のモードを指定するコマ
   ンドを出力するモード設定手段（５）と、該モード設定
   （５）により前記プロセッ サ（３）が処理するデータを前記フレームパルス（ＦＰ
   ）に同期して２方向から書込み／読出す出力側ランダム
   アクセスメモリ（２）と、 前記入力側ランダムアクセスメモリ（１）と出力側ラン
   ダムアクセスメモリ（２）への書込み／読出しアドレス
   とプロセッサ（３）への出力開始タイミングを所定周波
   数の同期用クロック（ＣＬＫ）とフレームパルス（ＦＰ
   ）から発生するカウンタ（４）とを具え、 時分割多重化された音声信号入力の複数の音声信号をモ
   ード設定手段（５）の出力コマンドにより加算処理した
   出力を１つの音声信号として多重化し出力することを特
   徴とする音声信号加算回路。