JPS63217593A - 磁気バブルメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 本発明はファンクションドライバに対する動作制御用タ
イミングパルスが異常状態となったときなど、パルス幅
を制限する回路によりバブルメモリ素子の破壊を防止で
きる磁気バブルメモリ装置である。

［産業上の利用分野］ 本発明は磁気バブルメモリ素子を制御するファンクショ
ンドライバを具備する磁気バブルメモリ装置に関する。

従来（りｆｌ！Ｌ気バブルメモリ素子はファンクション
ドライバに対する動作制御用タイミングパルスが印加さ
れたとき、回路の誤動作などでタイミングパルスが直流
的になると、メモリ素子が破壊されることとなり、装置
の信頼性が低下する欠点があった。ファンクションドラ
イバに対するタイミングパルスのパルス幅を制限する必
要が生じて来た。

［従来の技術］ 第７図は従来の磁気バブルメモリ装置の構成を示す図で
ある。第７図において、１は磁気バブルメモリデバイス
、２はファンクションドライバ、３は直流電圧源、４は
ファンクションドライバの制御制御用パルス印加端子を
示す。図示するバブルメモリデバイスは特にファンクシ
ョンゲートを示し、これは直流信号に対し抵抗体に見え
る。このとき流れている直流は例えば２００ｍＡであり
、ゲート素子自体の幅は１μ〜２μであるため、抵抗値
Ｒ０は約３０Ωである。いま、制御信号用パルス印加端
子４からのパルスが第８国人に示すように“Ｈ″からＬ
″に変化したとき、ファンクションドライバ２にその信
号が与えられ、第８図Ｂに示す電流Ｔａが流れてパルス
がＨ″に変化したとき、略そのときＩ、の流れがなくな
る。ファンクションドライバはバブルメモリチップの発
生と、マイナループ用のりプリゲート・スワンプゲート
などを動作させるために必要な定電流パルス（第８図Ｂ
に示す電流１＋、）を発生する回路である。

［発明が解決しようとする問題点］ 第８図への破線で示すように、制御パルスが何らかの原
因で“Ｌ”のままとなるとき、第８図Ｂに破線で示すよ
うに直流定電流が流れ放しとなり、ファンジョンゲート
は発熱のため溶断する。そのためメモリデバイスのハー
ド的な障害を引き起こしメモリデバイスとして使用でき
ない欠点があった。

本発明の目的は前述の欠点を改善し、制御パルスに対し
パルス幅を制限する回路を挿入して、制御パルス幅が不
良となったときにもバブルメモリ素子の破壊することを
防止する磁気バブルメモリ装置を提供することにある。

〔問題点を解決するための手段］ 第１図は本発明の原理構成を示す図である。第１図にお
いて、１はバブルメモリデバイス、２はファンクション
ドライバ、３は直流電圧源、４はファンクションドライ
バの動作制御信号用パルス印加端子、５はパルス幅制限
回路を示す。

磁気バブルメモリデバイス１を制御するファンクション
ドライバ２を具備する磁気バブルメモリ装置において、
本発明は下記の構成としている。

即ち、ファンクションドライバ２の動作制御用タイミン
グ信号の印加端子４とファンクションドライバ２間にタ
イミングパルスのパルス幅制限回路５を挿入接続したこ
とである。

［作用］ ファンクションドライバ２に対する動作制御用パルスを
端子４から印加したとき、パルス幅制限回路５を介して
ファンクションドライバ２に与えられる。第２図は動作
タイムチャートを示し、第２図Ａに示すようにパルスは
時刻Ｔｏにおいて“Ｈ゛から“Ｌ”に変化し、印加され
る。そのとき磁気バブルメモリデバイス１に対し電流１
．が流れ始める（第２図Ｂ）。制御用パルスに対する制
御回路（図示せず）の動作が正常であって時刻Ｔ１にお
いて“Ｌ”から“Ｈ゛へ変化すると、電流ＩＧは実線の
とおり流れなくなる。制御用パルスが第２図への破線で
示すように時刻Ｔ１では変化せず時刻Ｔ３まで流れ続け
るとき、パルス幅制限回路５が働いて、電流１ｃを時刻
Ｔ２において遮断する。Ｔ３まで流れ続いたときデバイ
ス１ではゲートの溶断の起こることがあったが、パルス
幅制限回路５を挿入接続したことにより、溶断すること
は起こらない。

［実施例］ 第３図は本発明の第１実施例として、パルス幅制限回路
５の構成を具体的に示す図である。第３図において、６
はパルストランスを示し、その−次側と二次側とは直流
的に絶縁されている。第４図は第３図に示すパルストラ
ンスと電流ＩＧの動作タイミチャートを示す。第４図Ａ
に示す実線のようにタイミング動作制御用パルスが印加
されたときが、通常の制御側の動作であるとして、バク
ストランス６は漏れインダクタンスが少なく励磁インダ
クタンスを大きく設計しているため、パルス振幅が大き
いほど飽和し易い。通常筒４因八に示すように時刻ＴＩ
においてタイミング動作制御用パルスが切れたとき、第
４図Ｂに示すファンクションドライバの入力端子のパル
スは時刻ＴＪ′において飽和以前の状態で遮断する。電
流■。は第４図Ｃの実線のように流れ、次にタイミング
動作制御用パルスが入ったとき正常の動作を続ける。

若し、制御パルスが第４図Ａに示す破線のように時刻Ｔ
Ｉで“Ｈ”に変化せず、“Ｌ”を続けたとき、パルスト
ランス６は飽和して、電流Ｉ６は第４図已に示す時刻Ｔ
２において遮断される。

第５図は本発明の第２実施例としてパルス幅制限回路５
の構成として電子回路による場合を示す図である。第５
図において、７は単安定マルチバイブレークのようなタ
イマ回路、８は論理積演算回路を示す。第６図に示す動
作タイムチャートにおいて、第６図Ａの実線で示すタイ
ミング動作制御用パルスが印加されたとき、タイマ回路
７はそのパルスをトリガとして第６図Ｂに示すようにＩ
ｃが正常に流れる時間だけのパルスを発生させる。

電流ＩＧはこのとき論理積演算回路８により演算されて
印加パルスとタイマ回路出力パルスとの共通時間だけ流
れて停止する（第６図実線Ｃ）。

若し第６図Ａの破線で示す制御用パルスが印加されたと
き、第６図Ｂに示すパルス幅は同じため、ＩＧの流れる
時間が第６図Ｃの破線で示すように正常のときより若干
長くなるが、メモリデバイスの破壊に到らないように制
限される。

［発明の効果］ このようにして本発明によると、タイミング動作制御用
パルスに対しパルス幅制限回路を挿入するという比較的
簡易な構成であっても、ファンクションドライバの動作
は正常に制御されるから、バブルメモリ素子の破壊され
ることを有効に防止できる。したがって磁気バブルメモ
リ装置として動作の信頼性が向上できる。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は第１図の動作タイムチャート、第３図・第５図
は本発明の第１・第２実施例の構成を示す図、 第４図・第６図はそれぞれ第３図・第５図の動作タイム
チャート、 第７図は従来の磁気バブルメモリ装置の構成を示す図、 第８図は第７図の動作タイムチャートである。 １−・・磁気バブルメモリデバイス ２−・−ファンクションドライバ ３・−・直流電圧源 ４−・動作制御用タイミングパルス印加端子５−パルス
幅制限回路 ６−・・パルストランス ７−タイマ回路 ８−・・論理積演算回路 特許出願人　　　　富士通株式会社 代　理　人　　弁理士　　鈴木栄祐 メモリデンイス 第１図 タイムチャート 第２図 芙旗例 第３図 ｒ タイムチャート 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 磁気バブルメモリデバイス（１）を制御するファンクシ
   ョンドライバ（２）を具備する磁気バブルメモリ装置に
   おいて、 ファンクションドライバ（２）の動作制御用タイミング
   パルスの印加端子（４）とファンクションドライバ（２
   ）間に該タイミングパルスのパルス幅制限回路（５）を
   挿入接続したこと を特徴とする磁気バブルメモリ装置。