JPH02114713A - ノイズ低減回路 - Google Patents
ノイズ低減回路Info
- Publication number
- JPH02114713A JPH02114713A JP63268668A JP26866888A JPH02114713A JP H02114713 A JPH02114713 A JP H02114713A JP 63268668 A JP63268668 A JP 63268668A JP 26866888 A JP26866888 A JP 26866888A JP H02114713 A JPH02114713 A JP H02114713A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- noise reduction
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置における内部ノイズを低減する回
路に関するものである。
路に関するものである。
第3図は従来の出力回路の1例を示す回路図、第4図(
a) 、 (b)は第3図の回路の信号波形を示す波形
図である。図において(1)はデータ信号、(2)は出
力制御信号、(3)は出力信号、(4)は電源、(5)
はGND、(6) ? (7)は出力制御回路、(8)
は出力駆動N型トランジスタ、(9)は出力駆動N型ト
ランジスタである。
a) 、 (b)は第3図の回路の信号波形を示す波形
図である。図において(1)はデータ信号、(2)は出
力制御信号、(3)は出力信号、(4)は電源、(5)
はGND、(6) ? (7)は出力制御回路、(8)
は出力駆動N型トランジスタ、(9)は出力駆動N型ト
ランジスタである。
次に動作について説明する。データ信号(1)は出力制
御回路(6) p (7)により、出力駆動P形トラン
ジスタ(8)、及び出力駆動N型トランジスタ(9)の
ゲートに供給され、どちらかのトランジスタをON状態
とし、出力信号(3)を出す。第4図の(a)に示すデ
ータ信号(1)の波形の変化に対し、(b)に示す出力
信号(3)の波形が出力される。
御回路(6) p (7)により、出力駆動P形トラン
ジスタ(8)、及び出力駆動N型トランジスタ(9)の
ゲートに供給され、どちらかのトランジスタをON状態
とし、出力信号(3)を出す。第4図の(a)に示すデ
ータ信号(1)の波形の変化に対し、(b)に示す出力
信号(3)の波形が出力される。
出力信号(3)が反転する時、出力駆動P形トランジス
タ(8)、及び出力駆動N形トランジスタ(9)に貫通
電流が流れる。瞬時に流れる電流に対し、回路の電流供
給能力が不充分であったり、また瞬時の配線抵抗などに
より電源電圧に変動が生ずる。この電圧変動がノイズと
なり誤動作を起こすという問題点があった。
タ(8)、及び出力駆動N形トランジスタ(9)に貫通
電流が流れる。瞬時に流れる電流に対し、回路の電流供
給能力が不充分であったり、また瞬時の配線抵抗などに
より電源電圧に変動が生ずる。この電圧変動がノイズと
なり誤動作を起こすという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、電圧の変動を抑制し、誤動作の原因を取り除
くことを目的とする。
たもので、電圧の変動を抑制し、誤動作の原因を取り除
くことを目的とする。
この発明に係るノイズ低減回路はノイズの原因となる電
圧変動時に変動を抑制する信号を入れ電圧変動を抑制す
るものである。
圧変動時に変動を抑制する信号を入れ電圧変動を抑制す
るものである。
この発明における電圧変動抑制回路はコンデンサのカッ
プリングにより電圧変動を抑さえる方向に電圧を引張る
ことにより、変動が抑制され、誤動作を防止する。
プリングにより電圧変動を抑さえる方向に電圧を引張る
ことにより、変動が抑制され、誤動作を防止する。
以下、この発明の一実施例を図について説明する。第1
図は出力回路を示す回路図、第2図(a)〜(e)は第
1図の回路の信号波形を示す波形図である。
図は出力回路を示す回路図、第2図(a)〜(e)は第
1図の回路の信号波形を示す波形図である。
図において(1)〜(9)は第3図の従来例に示したも
のと同等であるので説明を省略する。Qlは電圧制御用
コンデンサ、(1υはデータ信号(1)から一定パルス
を発生させる1ショットパルス発生回路である。
のと同等であるので説明を省略する。Qlは電圧制御用
コンデンサ、(1υはデータ信号(1)から一定パルス
を発生させる1ショットパルス発生回路である。
次に動作に付いて説明する。従来回路で説明したように
貫通電流によりG N D (5)の電位が第2図(b
)に示す破線のようになるが、1ショットパルス発生回
路aυにより第1図の0点の波形は第2図(e)に示す
ごときパルスを発生させ、この電位を電圧制御コンデン
サ00に与える。したがって電圧制御コンデンサa0は
カップリングを起こし、出力信号(3)側の電位を対辺
側と同様に変化させようとする。
貫通電流によりG N D (5)の電位が第2図(b
)に示す破線のようになるが、1ショットパルス発生回
路aυにより第1図の0点の波形は第2図(e)に示す
ごときパルスを発生させ、この電位を電圧制御コンデン
サ00に与える。したがって電圧制御コンデンサa0は
カップリングを起こし、出力信号(3)側の電位を対辺
側と同様に変化させようとする。
このことによって出力信号(3)の波形は第2図(′b
)の実線のようにG N D (5)のレベルの持ち上
がりを抑制することができる。
)の実線のようにG N D (5)のレベルの持ち上
がりを抑制することができる。
以上のように、この発明は電位の変動を抑制する回路に
より安定な電圧レベルを得ることができる。このことに
よりノイズによる誤動作も抑制することができる。
より安定な電圧レベルを得ることができる。このことに
よりノイズによる誤動作も抑制することができる。
第1図はこの発明の一実施例による出力回路の回路図、
第2図(a)〜(e)は第1図の回路の信号波形を示す
波形図、第3図は従来の出力回路の回路図、第4図(a
) 、 (b)は第3図の回路の信号波形を示す波形図
である。 図において、(1)はデータ信号、(2)は出力制御信
号、(3)は出力信号、(4)は電源、(5)はGND
、(6)。 (7)は出力制御回路、(8)は出力駆動P形トランジ
スタ、(9)は出力駆動N形トランジスタ、00は電圧
制御コンデンサ、αηは1ショットパルス発生回路を示
す。 なお、図中、同一符号は同一、又は相当部分を示す。
第2図(a)〜(e)は第1図の回路の信号波形を示す
波形図、第3図は従来の出力回路の回路図、第4図(a
) 、 (b)は第3図の回路の信号波形を示す波形図
である。 図において、(1)はデータ信号、(2)は出力制御信
号、(3)は出力信号、(4)は電源、(5)はGND
、(6)。 (7)は出力制御回路、(8)は出力駆動P形トランジ
スタ、(9)は出力駆動N形トランジスタ、00は電圧
制御コンデンサ、αηは1ショットパルス発生回路を示
す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 出力伝達時に出力伝達信号に同期して出力信号を制御
できる回路において、コンデンサ及び一ショット発生回
路を一対とし、出力信号よりある時間遅れを持ち、出力
と同期の変化をコンデンサの一端に与え、出力として好
ましくない現象を抑制する機能を備えたノイズ低減回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268668A JPH02114713A (ja) | 1988-10-25 | 1988-10-25 | ノイズ低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268668A JPH02114713A (ja) | 1988-10-25 | 1988-10-25 | ノイズ低減回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114713A true JPH02114713A (ja) | 1990-04-26 |
Family
ID=17461737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63268668A Pending JPH02114713A (ja) | 1988-10-25 | 1988-10-25 | ノイズ低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114713A (ja) |
-
1988
- 1988-10-25 JP JP63268668A patent/JPH02114713A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793946B2 (ja) | 電力用スイッチング装置 | |
| JPH02114713A (ja) | ノイズ低減回路 | |
| US4250408A (en) | Clock pulse amplifier and clipper | |
| KR950022114A (ko) | 프리차지 전압 발생회로 | |
| JP2745619B2 (ja) | 出力回路 | |
| KR930006135Y1 (ko) | 펄스 발생회로 | |
| JP2527106B2 (ja) | 半導体記憶回路 | |
| JPH0245380B2 (ja) | ||
| SU663093A1 (ru) | Формирователь импульсов | |
| JPS6342517A (ja) | Cpuシステムのリセツト回路 | |
| JPH084383B2 (ja) | 電圧変換装置 | |
| JPS6011533U (ja) | 高電圧パルス発生回路 | |
| SU1034190A1 (ru) | Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани | |
| KR19980082531A (ko) | 반도체소자의 파워라인 장치 | |
| SU1707611A1 (ru) | Преобразователь посто нного напр жени | |
| JPH0467822U (ja) | ||
| JPS6124694Y2 (ja) | ||
| JPH079682B2 (ja) | 記録電流の立上り波形等化方法及び立上り波形等化装置 | |
| JPH0365050B2 (ja) | ||
| JPS63305795A (ja) | ステッピングモ−タ駆動回路 | |
| JPH02201794A (ja) | 半導体記憶装置 | |
| JPS6227624B2 (ja) | ||
| JPH0489696A (ja) | 半導体記憶装置 | |
| JPH066194A (ja) | 電子機器の誤動作防止回路 | |
| KR940010094A (ko) | 저잡음 출력 구조를 가지는 반도체 메모리 장치 |