JPS6321864A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS6321864A JPS6321864A JP61165671A JP16567186A JPS6321864A JP S6321864 A JPS6321864 A JP S6321864A JP 61165671 A JP61165671 A JP 61165671A JP 16567186 A JP16567186 A JP 16567186A JP S6321864 A JPS6321864 A JP S6321864A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistance
- annealing
- substrate
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体素子の製造方法に関し、特にＧａＡｓ
半導体基板に形成された活性層を用いた抵抗素子の抵抗
値の調整に関する。
半導体基板に形成された活性層を用いた抵抗素子の抵抗
値の調整に関する。
（従来の技術） 。
従来、この種の半導体素子の製造方法については、例え
ば特公昭５ｓ−７ｏ６ｓ４公報に記載されている。一般
に、ＧａＡｓ半導体集積回路（以下ＧａＡｓＩＣという
）における活性層を用いた抵抗素子は、不純物の拡散あ
るいはイオン注入及びアニール処理することにより形成
することができる。この様な方法において、抵抗素子の
抵抗値は不純物イオンの注入量（ドーズ量）を変化させ
ることによって行なわれる。
ば特公昭５ｓ−７ｏ６ｓ４公報に記載されている。一般
に、ＧａＡｓ半導体集積回路（以下ＧａＡｓＩＣという
）における活性層を用いた抵抗素子は、不純物の拡散あ
るいはイオン注入及びアニール処理することにより形成
することができる。この様な方法において、抵抗素子の
抵抗値は不純物イオンの注入量（ドーズ量）を変化させ
ることによって行なわれる。
（発明が解決しようとする問題点）
しかしながら、以上のような半導体素子の製造方法では
、現状の化合物半導体基板の特性のバラツキおよび製造
工程での条件のバラツキが不可避なため、回路設計上梁
まれる抵抗値を有した抵抗素子を全部の基板にわたって
再現性良く形成するのは困難で〆った。
、現状の化合物半導体基板の特性のバラツキおよび製造
工程での条件のバラツキが不可避なため、回路設計上梁
まれる抵抗値を有した抵抗素子を全部の基板にわたって
再現性良く形成するのは困難で〆った。
゛そこでこの発明の目的は、基板に形成されたＧａＡｓ
ＩＣの特性を劣化させることなしに、所望の抵抗値を
有する抵抗素子を備えたＧａＡｓ ＩＣを再現性良く製
造する方法を提供するととである。
ＩＣの特性を劣化させることなしに、所望の抵抗値を
有する抵抗素子を備えたＧａＡｓ ＩＣを再現性良く製
造する方法を提供するととである。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、複数の化合物半
導体基板それぞれにイオン注入等により少なくとも活性
】を用いた抵抗素子を形成し、しかる後、前記抵抗素子
の抵抗を測定し所望の抵抗値よりも小さい抵抗値の抵抗
素子を有する基板を選別し、選別された前記基板の抵抗
素子：ζ選択的にイオン注入し、しかる後、選別された
前記基板を３００℃〜４００℃程度の温度でアニールす
るものである。
導体基板それぞれにイオン注入等により少なくとも活性
】を用いた抵抗素子を形成し、しかる後、前記抵抗素子
の抵抗を測定し所望の抵抗値よりも小さい抵抗値の抵抗
素子を有する基板を選別し、選別された前記基板の抵抗
素子：ζ選択的にイオン注入し、しかる後、選別された
前記基板を３００℃〜４００℃程度の温度でアニールす
るものである。
（作用）
本発明では、以上のように少なくとも活性層による抵抗
素子を形成した後、所望の抵抗値よりも小さい抵抗値の
抵抗素子を有する基板に対して、選択的に抵抗素子にイ
オン注入しているので、このイオン注入により抵抗素子
領域に格子欠陥が発生する。さらに、このイオン注入後
に３００℃〜４００℃の温度でアニールすることにより
、結晶中に十分分離されて存在する点欠陥を消滅させて
いるので、所望の抵抗（直を有する抵抗素子を再現性良
く得ることができる。また３００℃〜４００℃の温度で
アニールしくいるので、ＩＣの特性に著；−い劣化は生
じない。
素子を形成した後、所望の抵抗値よりも小さい抵抗値の
抵抗素子を有する基板に対して、選択的に抵抗素子にイ
オン注入しているので、このイオン注入により抵抗素子
領域に格子欠陥が発生する。さらに、このイオン注入後
に３００℃〜４００℃の温度でアニールすることにより
、結晶中に十分分離されて存在する点欠陥を消滅させて
いるので、所望の抵抗（直を有する抵抗素子を再現性良
く得ることができる。また３００℃〜４００℃の温度で
アニールしくいるので、ＩＣの特性に著；−い劣化は生
じない。
（実施例）
第１図は、本発明の詳細な説明するだめの素子断面図で
あり、第２図は１１Ｂのドーズ量と抵抗素子の抵抗値と
の関係を示す図であり、第３図は１１Ｂイオン注入後の
アニール温度と抵抗素子のシート抵抗との関係を示す図
である。以下、図面に清って実施例を説明する。
あり、第２図は１１Ｂのドーズ量と抵抗素子の抵抗値と
の関係を示す図であり、第３図は１１Ｂイオン注入後の
アニール温度と抵抗素子のシート抵抗との関係を示す図
である。以下、図面に清って実施例を説明する。
第１図に示すように通常の方法により、ＧａＡ３基板１
に、Ｓｉ等を１００ｋｅＶで選択的にイオン注入し８０
０℃程度の温度でアニールすることにより活性層２を形
成し、ＡｕＧｅ ／Ｎｉ ／Ａｕ等のオーミック電極３
を所定領域に形成することにより、活性層を用いた抵抗
素子を形成する。同様に図示しない他のＧａＡｓ基板に
も、少なくとも抵抗素子を形成する。次にグローブ針等
を用いて抵抗素子の抵抗値を測定した後、所望の抵抗値
より小さい抵抗値を有する抵抗素子が形成されたＧａ
Ａｓ基板に対し Ｂを、注入エネルギーＩＱＱｋｅＶ、
所定の注入量でイオン注入した後、３８０℃の温度で５
分間のアニールを行うことにより、所望の抵抗値を有す
る抵抗素子を形成する。
に、Ｓｉ等を１００ｋｅＶで選択的にイオン注入し８０
０℃程度の温度でアニールすることにより活性層２を形
成し、ＡｕＧｅ ／Ｎｉ ／Ａｕ等のオーミック電極３
を所定領域に形成することにより、活性層を用いた抵抗
素子を形成する。同様に図示しない他のＧａＡｓ基板に
も、少なくとも抵抗素子を形成する。次にグローブ針等
を用いて抵抗素子の抵抗値を測定した後、所望の抵抗値
より小さい抵抗値を有する抵抗素子が形成されたＧａ
Ａｓ基板に対し Ｂを、注入エネルギーＩＱＱｋｅＶ、
所定の注入量でイオン注入した後、３８０℃の温度で５
分間のアニールを行うことにより、所望の抵抗値を有す
る抵抗素子を形成する。
第２図に示されるように、ＮＢの注入量と抵抗値の変化
から、所望の抵抗値より小さい抵抗値の抵抗素子に対す
るイオン注入量はわかる。また、第２図に示されるよう
に、 Ｂ注入のみを行なった場合と、 Ｂ住人後３８
０℃の５分間のアニールをする場合を比較すると Ｂ注
入後、３８０℃で５分間のアニールを行なった場合には
、 Ｂ注大量と活性層の抵抗値の間に良い直線関係が得
られ、活性層の抵抗値を精度良く制御できることがわか
る。
から、所望の抵抗値より小さい抵抗値の抵抗素子に対す
るイオン注入量はわかる。また、第２図に示されるよう
に、 Ｂ注入のみを行なった場合と、 Ｂ住人後３８
０℃の５分間のアニールをする場合を比較すると Ｂ注
入後、３８０℃で５分間のアニールを行なった場合には
、 Ｂ注大量と活性層の抵抗値の間に良い直線関係が得
られ、活性層の抵抗値を精度良く制御できることがわか
る。
また、第３図は１１Ｂ注入後、順次温度を上げながらア
ニールを繰り返した場合の温度と活性層２のシート抵抗
との関係を示している。ここで活性層２は２９ ｓ ｌ
を１００ ｋｅＶの注入エネルギーで１゜５×１０”
ｄｏｓｅ、６＋２ イオン注入することにより形成し、
１１Ｂは注入エネルギ、−２ＱＱｋｅＶで４ Ｘ １０
’ｄｏｓ４イオン注入したものである。第３図に示され
るように、３００℃〜４００℃の範囲の温度でアニール
することにより、シート抵抗がほぼ一定となり、再現性
良く目的とするシート抵抗を得ることができる。また、
この範囲の温度ではオーミック電極に悪影響を及ぼすこ
とはないら このように、本発明の実施例によれば、抵抗素子の形成
後も抵抗素子の抵抗値が目的とする値上りも小さい場合
には大きい方向へずらすことが可能となり、目的とする
抵抗値を得ることができる。
ニールを繰り返した場合の温度と活性層２のシート抵抗
との関係を示している。ここで活性層２は２９ ｓ ｌ
を１００ ｋｅＶの注入エネルギーで１゜５×１０”
ｄｏｓｅ、６＋２ イオン注入することにより形成し、
１１Ｂは注入エネルギ、−２ＱＱｋｅＶで４ Ｘ １０
’ｄｏｓ４イオン注入したものである。第３図に示され
るように、３００℃〜４００℃の範囲の温度でアニール
することにより、シート抵抗がほぼ一定となり、再現性
良く目的とするシート抵抗を得ることができる。また、
この範囲の温度ではオーミック電極に悪影響を及ぼすこ
とはないら このように、本発明の実施例によれば、抵抗素子の形成
後も抵抗素子の抵抗値が目的とする値上りも小さい場合
には大きい方向へずらすことが可能となり、目的とする
抵抗値を得ることができる。
また選択的に抵抗を高くする場合には抵抗を高くしだい
抵抗以外の部分にレノスト等でマスクをしてイオン注入
を行なえば良い。
抵抗以外の部分にレノスト等でマスクをしてイオン注入
を行なえば良い。
したがって、ＧａＡｓ ＩＣの製造プロセスにおいて形
成後、活性層を用いた抵抗素子の抵抗値が目的とする値
よりも小さい場合には本発明を用いれば目的とする抵抗
をもったＧａＡｓ ＩＣを作製することが可能となる。
成後、活性層を用いた抵抗素子の抵抗値が目的とする値
よりも小さい場合には本発明を用いれば目的とする抵抗
をもったＧａＡｓ ＩＣを作製することが可能となる。
さらに、イオン注入後に３００℃〜４００℃の温度でア
ニールしているので、ＧａＡｓ ＩＣを構成するトラン
ジスタ等の他の素子に悪影響を及ぼすことなく、抵抗値
を精度良く制御することができる。
ニールしているので、ＧａＡｓ ＩＣを構成するトラン
ジスタ等の他の素子に悪影響を及ぼすことなく、抵抗値
を精度良く制御することができる。
（発明の効果）
以上詳細に説明したように、本発明によれば、ＧａＡｓ
ＩＣ構造が完成した後にも抵抗素子の抵抗値が目的と
する値よりも小さい場合、精度良く制御することができ
る。したがって、所望の抵抗値を有した抵抗素子を備え
だＧａＡｓ ｒｃを再現性良く形成することができる。
ＩＣ構造が完成した後にも抵抗素子の抵抗値が目的と
する値よりも小さい場合、精度良く制御することができ
る。したがって、所望の抵抗値を有した抵抗素子を備え
だＧａＡｓ ｒｃを再現性良く形成することができる。
第１図は、本発明の詳細な説明するための素子断面図で
あり、第２図は Ｂのドーズ量と抵抗素子の抵抗値との
関係を示す図であり、第３図はｊＩＢイオン注入後のア
ニール温度と抵抗素子のシート抵抗との関係を示す図で
ある。 １・・・ＧａＡｓ基板、２・・・活性層、３・・・オー
ミック電極。 つ（πヒイｔＵｔ！資シ可１テるｒてｈ男＼千ば＊ｉ
℃ンＩ第１図 １ ｌ Ｂ 、 ）、、−人＋ ｘｌ
Ｏ” Ｃｄ０ｓｅ／ｃｍ勺ト又・量、１氏４凡イ直ヒバ
関イ丞乞、＄すδ■第２図 シージオ氏才凡（Ω／口） １、事件の表示 昭和６１年特 許 願第１６５６７１号２、発明の名称 半導体素子の製造方法 ３、補正をする者 事件との関係 特 許 出 願 人生 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号６
、補正の内容
あり、第２図は Ｂのドーズ量と抵抗素子の抵抗値との
関係を示す図であり、第３図はｊＩＢイオン注入後のア
ニール温度と抵抗素子のシート抵抗との関係を示す図で
ある。 １・・・ＧａＡｓ基板、２・・・活性層、３・・・オー
ミック電極。 つ（πヒイｔＵｔ！資シ可１テるｒてｈ男＼千ば＊ｉ
℃ンＩ第１図 １ ｌ Ｂ 、 ）、、−人＋ ｘｌ
Ｏ” Ｃｄ０ｓｅ／ｃｍ勺ト又・量、１氏４凡イ直ヒバ
関イ丞乞、＄すδ■第２図 シージオ氏才凡（Ω／口） １、事件の表示 昭和６１年特 許 願第１６５６７１号２、発明の名称 半導体素子の製造方法 ３、補正をする者 事件との関係 特 許 出 願 人生 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号６
、補正の内容
Claims (1)
- 【特許請求の範囲】 複数の化合物半導体基板それぞれにイオン注入等により
少なくとも活性層を用いた抵抗素子を形成する工程と、 しかる後、前記抵抗素子の抵抗を測定し所望の抵抗値よ
りも小さい抵抗値の抵抗素子を有する基板を選別する工
程と、 選別された前記基板の抵抗素子に選択的にイオン注入す
る工程と、 しかる後、選別された前記基板を３００℃〜４００℃程
度の温度でアニールする工程とを備えてなることを特徴
とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165671A JPS6321864A (ja) | 1986-07-16 | 1986-07-16 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165671A JPS6321864A (ja) | 1986-07-16 | 1986-07-16 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6321864A true JPS6321864A (ja) | 1988-01-29 |
| JPH0528909B2 JPH0528909B2 (ja) | 1993-04-27 |
Family
ID=15816811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61165671A Granted JPS6321864A (ja) | 1986-07-16 | 1986-07-16 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6321864A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384579A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS587065A (ja) * | 1981-07-06 | 1983-01-14 | 株式会社竹中工務店 | 既存鉄筋コンクリ−ト造建物の耐震補強構造 |
| JPS59123274A (ja) * | 1982-12-28 | 1984-07-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60101960A (ja) * | 1983-11-08 | 1985-06-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPS61141167A (ja) * | 1984-12-13 | 1986-06-28 | Nippon Precision Saakitsutsu Kk | 半導体装置の製造方法 |
-
1986
- 1986-07-16 JP JP61165671A patent/JPS6321864A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384579A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Manufacture for semiconductor device |
| JPS587065A (ja) * | 1981-07-06 | 1983-01-14 | 株式会社竹中工務店 | 既存鉄筋コンクリ−ト造建物の耐震補強構造 |
| JPS59123274A (ja) * | 1982-12-28 | 1984-07-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60101960A (ja) * | 1983-11-08 | 1985-06-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPS61141167A (ja) * | 1984-12-13 | 1986-06-28 | Nippon Precision Saakitsutsu Kk | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528909B2 (ja) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4001869A (en) | Mos-capacitor for integrated circuits | |
| US3796929A (en) | Junction isolated integrated circuit resistor with crystal damage near isolation junction | |
| GB2061003A (en) | Zener diode | |
| US3929512A (en) | Semiconductor devices | |
| JPS6321864A (ja) | 半導体素子の製造方法 | |
| US3829890A (en) | Ion implanted resistor and method | |
| US3841918A (en) | Method of integrated circuit fabrication | |
| JPH04168763A (ja) | ポリシリコン抵抗体の製造方法 | |
| JP2520870B2 (ja) | 半導体装置の製造方法 | |
| JPH02283016A (ja) | ホウ素含有半導体層の形成方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH05183110A (ja) | 半導体装置 | |
| JPS5773963A (en) | Manufacture of semiconductor integrated circuit | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JPH0682787B2 (ja) | 半導体装置の製造方法 | |
| JPS59108354A (ja) | 半導体装置の製造方法 | |
| EP0149541A2 (en) | GaAs integrated circuit device and method for producing it | |
| JPH0385758A (ja) | 半導体抵抗器 | |
| JPS61206219A (ja) | 半導体装置の製造方法 | |
| JPS63305544A (ja) | 拡散抵抗の形成方法 | |
| JPS6370583A (ja) | ガリウム砒素ホ−ル素子 | |
| JPH0760830B2 (ja) | 半導体装置の製造方法 | |
| JPS6331155A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02291120A (ja) | ＧａＡｓ電界郊果トランジスタの製法 | |
| JPS6134966A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |