JPH02291120A - GaAs電界郊果トランジスタの製法 - Google Patents

GaAs電界郊果トランジスタの製法

Info

Publication number
JPH02291120A
JPH02291120A JP11151489A JP11151489A JPH02291120A JP H02291120 A JPH02291120 A JP H02291120A JP 11151489 A JP11151489 A JP 11151489A JP 11151489 A JP11151489 A JP 11151489A JP H02291120 A JPH02291120 A JP H02291120A
Authority
JP
Japan
Prior art keywords
layer
ion
implanted
region
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11151489A
Other languages
English (en)
Inventor
Tsutomu Tsuji
辻 力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11151489A priority Critical patent/JPH02291120A/ja
Publication of JPH02291120A publication Critical patent/JPH02291120A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高電子濃度のN+層を有する電子装置の製法、
特に高電子濃度,低抵抗のオーミック接触N+層を有す
るG a A sの電界効果トランジスタの製法に関す
る。
〔従来の技術〕
従来、この種のG a A s電界効果トランジスタは
、第3図(a)〜(e)に示すように比抵抗10’Ωc
m以上の半絶縁性G a A s結晶基板10の表面に
S1+のイオン注入21によりSi濃度が1017cm
−3第の第一のイオン注入層51を選択的に形成し、こ
の第一のイオン注入層51の表面のゲート電極形成領域
にたとえばWssi3のショッ1・キー金属層31を形
成し、さらにこのショットキー金属層31の側壁に幅0
. 2 μmのSi02膜41を被着したのち、ショッ
トキー金属層31とSin2膜41を注入マスクとして
高ドースのSi+を露出している第2のイオン注入層5
1を含む半絶縁性G a A s結晶基板10の表面に
イオン注入22をを し、さらにSiO2膜42で全面の被覆したのち800
℃20分間の熱処理を加えて活性層13と高電子濃度の
オーミック接触用のN+層12を形成し、次にゲートた
る前記のショットキー金属層31をはさむ一方の側のN
+層12上にAu系のソース電極32を、他方の側にド
レイン電極33を形成して製造されていた。
〔発明が解決しようとする課題〕
上述した従来のG a A s電界効果トランジスタの
製法は、Si+のイオン注入でN+層を形成しているの
で、オーミック接触の接触抵抗が大きいと言う欠点があ
る。イオン注入したSi+の活性化には800〜830
℃の範囲の熱処理が最適であるが、得られるN+層の最
大の表面電子濃度は高さ4 X 1 0 17crrV
”で、このよりなN+層I2上に形成したソース及びド
レインのオーミック電極の接触抵抗はせいぜい0.4Ω
/ mm程度にしか低くならない。この結果、G a 
A s電界効果トランジスタで得られた相互コンダクタ
ンスg。は、ゲート長1.0μmの場合で8 0 m 
S /mm程度である。
〔課題を解決するための手段〕
本発明のG a A s電界効果トランジスタの製法は
、N形活性層形成の為のSi元素を用いた第一のイオン
注入工程と、N+層形成の為のS,Se,Teの六族元
素の第二のイオン注入工程と、この第二のイオン注入工
程の後に選択的にリアクティブイオンエッチングをおこ
なう工程と、さらに800℃〜830℃の熱処理をおこ
なう工程とを有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(f)は本発明の実施例の縦断面図であ
る。同図(a)に示した様に半絶縁性G a A s結
晶基板10の一表面に加速電圧100keV,ドース.
t3 X 1 0 ”cm−2で81+を選択的にイオ
ン注入21し、第一のイオン注入領域51を形成する。
次に第一のイオン注入領域のゲート電極形成領域にショ
ットキー金属たるW5S 1 3膜3lとその側面にS
iO2膜41を選択的に被着した様子を同図(b)に示
す。同図(c)では加速電圧5okeV,  ドース2
.5 X 1 0 ”cm−2でSを選択的にイオン注
入23し、第二のイオン注入領域52を形成する。この
ときW5Si3膜34やsio2膜41の厚さはSのイ
オン注入の際にSがWsSi3膜やSiO2膜直下まで
至らないような値(約3000人)が必要である。次に
リアクティブイオンエッチング24をガス圧0. 2 
P a ,印加電力100Wで第二のイオン注入領域に
対して5分問おこなう。
この結果、リアクティブイオンエッチングで発生した損
傷領域25を同図(d)に示す。最後に、同図(e)で
は厚さ3000人のSiCh膜42を被着して830℃
で20分間の熱処理をおこない、n形活性層13とN+
層14とを形成した様子を、同図(f)ではソース電極
32,ドレイン電極33を形成した様子を夫々示す。
上述した実施例で得られたN4層のホール係数測定によ
る電子濃度分布101をSi+を用いて形成した従来の
N+層の電子濃度分布103と比較して第2図(a)に
示す。本発明の製法になるGaAs電界効果トランジス
タのN+層は結晶表面で電子濃度が最も高い分布をして
おり、このときの表面濃度は1.8 X 1 0 Ia
cm−3であった。この表面濃度は従来製法の約5倍で
、しかもSj4のイオン注入層では得られない程の高濃
度である。
接触抵抗としてはO、09Ω/ mmを得た。この様な
G a A s電界効果トランジスタのg.nはゲート
長1,0μmで1. 1 0 m S /mmと増大さ
せることかできた。
次に本発明の他の実施例を本発明の一実施例と同様に第
1図を用いて説明する。まず、半絶縁性G a A s
結晶基板10の一表面に第一のイオン注入領域51を形
成する(同図(a))。また、w5Si3膜31とその
側面にSiCh膜41を選択的に被着する(同図(b)
)。次に、加速電圧100key,ドース量5. 5 
X 1 0 13cm−2でSeを選択的にイオン注入
23し、第二のイオン注入領域52を形成する様子を同
図(c)に示す。さらにリアクティブイオンエッチング
34を第一の実施例と同様におこない損傷領域25を形
成する(同図(d))。最後に830℃20分間の熱処
理をおこない、n形活性層13とN+14とを形成する
(同図(e))。
上述した実施例で得られたN+層の電子濃度分布102
をS]+を用いて形成した従来のN+層の電子濃度分布
103と比較して第2図(b)に示す。本発明の製法に
なるG a A s電界効果トランジスタのN+層は表
面濃度が9 X 1 0”cm ’であった。この表面
濃度は従来製法によるものに比較して25倍に増加した
。このときの接触抵抗は0.03Ω/ mmを得ること
ができた。この様なGaAs電界効果トランジスタのg
,,,はゲート長]0μmで1 2 5 m S /m
mであった。このようにSeを用いるとより高電子濃度
の分布とより小さな接触抵抗、及び高いgmの素子を得
ることができる。
〔発明の効果〕
以上説明したように、本発明は、六族元素のイオン注入
後にイオン注入領域表面にリアクティブイオンエッチン
グ処理を施すことによりイオン注入領域の表面濃度を5
〜25倍に増大させることができ、このようなN+層を
形成したGaAs電界効果トランジスタの接触抵抗を低
減でき、したがって相互コンダクタンスg.nを従来の
1.6〜2.0倍に増大できる効果がある。
このような効果をもたらす六族元素のイオン注入とりア
クティブエッチング処理による影響が何によるものかは
充分にはわからないが、四族のSi元素では表面濃度が
増大するような本発明の効果を得ることはできないこと
、及びリアクティブエッチング処理をおこなうと効果が
大きいことから、G a A s結晶のAsの格子点に
入ってドナーになり易い六族のS,Se,Teはりアク
ティブイオンエッチング処理で生じるAsのGaAs結
晶表面からの離脱で形成されたAs空孔に入り易くなり
、その活性化が促進されるものと考えている。
従来からN+層の形成に六族元素のS,Se,Teのイ
オン注入がおこなわれているが、これら六族元素の活性
化にはSの場合で850〜900℃、Se,Teの場合
で900〜930℃の高温熱処理が不可欠であった。し
かしこの様な高温ではこれらの不純物の熱拡散も大きく
なるので微細な素子構造を得るには問題であった。しか
し本発明によればSやSeの活性化に必要な熱処理温度
により低いようなSiの活性化温度と同じ800〜83
0℃の温度範囲の熱処理でも、上述したような従来の熱
処理温度の場合と同じ程度の活性化率を有するN+層が
得られ、しかも低温処理の為に熱拡散が抑制できると云
う効果もある。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の各実施例を説明する為
の、G a A s結晶ウェハーの縦断面図、第2図は
本発明の効果を説明するための図、第3図(a)〜(e
)は従来の製法を説明するための縦断面図である。 10・・・・・・半絶縁性G a A s結晶基板、1
2,14・・・・・・N+層、13・・・・・・活性層
、21,22・・・・・・s1+のイオン注入、23・
・・・・・S+又はSe+のイオン注入、24・・・・
・・リアクティブイオンエッチング、25・・・・・ダ
メージ層、31・・・・・W5Si3膜、32・・・・
ソース電極、33・・・・・・ドレイン電極、41.4
2・旧・・S102膜、51・・・・・・第一のイオン
注入層、52・・・・・・第二のイオン注入層、101
・旧・2.5X1013S +/ cntの分布、10
2−−5.5X1013Se/crllの分布、103
・・・・・・2.5×1o13sj+/c司の分布。 代理人 弁理士  内 原   晋 l9 1/)  j ヲ畏1ゴ5,ttη“

Claims (1)

    【特許請求の範囲】
  1. N形活性層形成の為のSi元素を用いた第一のイオン注
    入工程と、N^+層形成の為の六族元素を用いた第二の
    イオン注入工程と、前記第二のイオン注入工程の後のリ
    アクティブエッチンダ工程と、さらに800℃〜830
    ℃の熱処理をおこなう工程とを含んでなることを特徴と
    するGaAs電界効果トランジスタの製法。
JP11151489A 1989-04-28 1989-04-28 GaAs電界郊果トランジスタの製法 Pending JPH02291120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11151489A JPH02291120A (ja) 1989-04-28 1989-04-28 GaAs電界郊果トランジスタの製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11151489A JPH02291120A (ja) 1989-04-28 1989-04-28 GaAs電界郊果トランジスタの製法

Publications (1)

Publication Number Publication Date
JPH02291120A true JPH02291120A (ja) 1990-11-30

Family

ID=14563244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11151489A Pending JPH02291120A (ja) 1989-04-28 1989-04-28 GaAs電界郊果トランジスタの製法

Country Status (1)

Country Link
JP (1) JPH02291120A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585289A (en) * 1992-10-09 1996-12-17 Mitsubishi Denki Kabushiki Kaisha Method of producing metal semiconductor field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585289A (en) * 1992-10-09 1996-12-17 Mitsubishi Denki Kabushiki Kaisha Method of producing metal semiconductor field effect transistor

Similar Documents

Publication Publication Date Title
JPH02291120A (ja) GaAs電界郊果トランジスタの製法
JP3173114B2 (ja) 薄膜トランジスタ
JP4104891B2 (ja) 半導体装置の製造方法
JPH03157941A (ja) Mis型半導体装置の製法
JPH05175232A (ja) 薄膜トランジスター及びその製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPH01108772A (ja) バイポーラトランジスタの製造方法
JPS63261879A (ja) 半導体装置の製造方法
JPS5826177B2 (ja) 半導体装置の製造方法
JPS62250673A (ja) 半導体装置の製造方法
JPS6336579A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPH0247853B2 (ja)
JPS61220472A (ja) 半導体装置の製造方法
JPS63124571A (ja) 半導体装置の製造方法
JPH0387034A (ja) 半導体装置の製造方法
JPS6085561A (ja) 半導体装置の製造方法
JPS5891630A (ja) 半導体装置の製造方法
JPH03175680A (ja) 半導体装置の製造方法
JPH02148851A (ja) 半導体装置の製造方法
JPS63179579A (ja) 化合物半導体装置の製造方法
JPH01132154A (ja) 相補型mos半導体装置の製造方法
JPS6187378A (ja) 化合物半導体装置の製造方法
JPS60126870A (ja) 電界効果トランジスタの製造方法
JPS63185020A (ja) 化合物半導体装置の製造方法
JPH0442833B2 (ja)