JPS59150430A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPS59150430A JPS59150430A JP58023700A JP2370083A JPS59150430A JP S59150430 A JPS59150430 A JP S59150430A JP 58023700 A JP58023700 A JP 58023700A JP 2370083 A JP2370083 A JP 2370083A JP S59150430 A JPS59150430 A JP S59150430A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- film
- protective film
- semiconductor device
- polarizability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Glass Compositions (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は低分極性非晶質薄膜を保護膜とした低漏洩電
流高信頼性半導体デバイスに関するものである。
流高信頼性半導体デバイスに関するものである。
従来の技術ではモスデバイスのＡｌ配線に接し、そのＡ
ｌ配線の上部又は下部にＰｂＯ系ガラスを使用していた
。ＰｂＯ系ガラスは低温で流動化し、平担化するという
利点があるがＰｂ４＋のモル分極率が１．５６もあり、
これをパッシベイションに使って１＜７作されたデバイ
スの特性のＣ−■カーブが高ゲート電圧側にシフトしだ
し、リーク特性が悪化し／ζりして使用上問題があった
。
ｌ配線の上部又は下部にＰｂＯ系ガラスを使用していた
。ＰｂＯ系ガラスは低温で流動化し、平担化するという
利点があるがＰｂ４＋のモル分極率が１．５６もあり、
これをパッシベイションに使って１＜７作されたデバイ
スの特性のＣ−■カーブが高ゲート電圧側にシフトしだ
し、リーク特性が悪化し／ζりして使用上問題があった
。
本発明はこのような欠点を改良するためになされたもの
であり、その目的とするところは従来のＰｂＯ系ガラス
よυもその分極率がはるが低く、作製されたデバイスの
Ｃ−■カーブのシフトがなく、かつリーク特性も１０−
１２〜１Ｏ−１０Ａ程度のものが得られる非晶質薄膜を
つけた信頼性の高いデバイスを提供するにある。
であり、その目的とするところは従来のＰｂＯ系ガラス
よυもその分極率がはるが低く、作製されたデバイスの
Ｃ−■カーブのシフトがなく、かつリーク特性も１０−
１２〜１Ｏ−１０Ａ程度のものが得られる非晶質薄膜を
つけた信頼性の高いデバイスを提供するにある。
本発明はモスデバイスの一層以上のＡｌ配線の上又は下
にモル分極率が０．００７〜１．００の非晶質薄膜を接
して設けることを特徴とするデバイスである。膜のモル
分極率が０．００７〜１．００に限定した理由は０．０
７以下では通常の酸化物でガラスが出来ないためであり
、ｉ、ｏｏ以上となるとデバイスのＣ−■カーブが高ゲ
ート電圧側にシフトし、又リーク電流が増加してデバイ
ス特性が著るしく悪化するからである。また非晶質膜の
形成方法はスパッター、電気泳動法、蒸着、懸１だく液
浸漬法、ｒｅｆｌｏｗ法、その他いずれの非晶質被膜形
成方法でも構わない。
にモル分極率が０．００７〜１．００の非晶質薄膜を接
して設けることを特徴とするデバイスである。膜のモル
分極率が０．００７〜１．００に限定した理由は０．０
７以下では通常の酸化物でガラスが出来ないためであり
、ｉ、ｏｏ以上となるとデバイスのＣ−■カーブが高ゲ
ート電圧側にシフトし、又リーク電流が増加してデバイ
ス特性が著るしく悪化するからである。また非晶質膜の
形成方法はスパッター、電気泳動法、蒸着、懸１だく液
浸漬法、ｒｅｆｌｏｗ法、その他いずれの非晶質被膜形
成方法でも構わない。
例えばＰ−ｃｈａｎｎｅｌ’Ａ１ｇａｔｅポリシリコン
ＦＥＴの上にガラスのモル分極率が０．００７〜１００
の薄膜ガラスをスパッター法で約０．５μの厚さの保護
膜をつけたデバイスを作製し、丹；Ｔ特性を調べたとこ
ろそのＣ−■特性は正常なカーブを示し、デバイス／７
）ＩＪ−り、…１流は、。−１１Ａ程度であり、電界効
果正孔移動度は８０〜１００ｍ／Ｖ・ｓｅｅを示した。
ＦＥＴの上にガラスのモル分極率が０．００７〜１００
の薄膜ガラスをスパッター法で約０．５μの厚さの保護
膜をつけたデバイスを作製し、丹；Ｔ特性を調べたとこ
ろそのＣ−■特性は正常なカーブを示し、デバイス／７
）ＩＪ−り、…１流は、。−１１Ａ程度であり、電界効
果正孔移動度は８０〜１００ｍ／Ｖ・ｓｅｅを示した。
〔発明の実施例」
第１図にそのＰ−ｃｈａｎｎｅｌＡｇ ｇａｔｅポリシ
リコンＦＥＴのデバイス断面を示した。１はＳ＋ウェハ
ー （［１０） 、２は５ｉ０２ Ｉｔ＠、Ｂはポジー
シリコン↓・４はＡｌｌ、）５１［は７・ガリラ社、７
ス・祝膿４膜１、八６ Ｕ ＊１．、ｌづ−５・７−・
ト、償極、 ７、はＳ、ｉｏ、２膜１−８は）、イール
ド１醸、化暎、 ニー、９１はｐ型領域である。ガラス
膜はスパッター法により０５μの厚さに堆積させた。次
にこれらのデバイスの特性を実施例を参考にしながらの
べることにする。
リコンＦＥＴのデバイス断面を示した。１はＳ＋ウェハ
ー （［１０） 、２は５ｉ０２ Ｉｔ＠、Ｂはポジー
シリコン↓・４はＡｌｌ、）５１［は７・ガリラ社、７
ス・祝膿４膜１、八６ Ｕ ＊１．、ｌづ−５・７−・
ト、償極、 ７、はＳ、ｉｏ、２膜１−８は）、イール
ド１醸、化暎、 ニー、９１はｐ型領域である。ガラス
膜はスパッター法により０５μの厚さに堆積させた。次
にこれらのデバイスの特性を実施例を参考にしながらの
べることにする。
（実施例１）
前記Ｐ−ｃｈａｎｎｅｌｐｏ１ｇｙ−ｓｉデバイスの保
護膜としてＢ２Ｏ３７０ｍｏ１％ ＧｅＯ２２０ｍｏ１
％、ＳｉＯ２５ｍｏ１％、Ｍｇ０５ ｒｎｏ１％の組成
のガラス被膜をスパッター法で約０．５μの厚さを堆積
させた。ガラスのモル分極率は０．４５であった。まだ
ｐｏｌｙ−ｓｔのグレインの成長としてレーザーアニー
ル又はシンメルティング法を用いた。保護膜をつけたＰ
−ｃｈａｎｎｅｅＦＥＴのｅｎｈａｎｃｅｍｅｎｔ型の
電界効果正孔移動度は９０７／ｖ＊ｓｅｃリーク電流１
０Ａ、、Ｃ−Ｖ特性は正常であった。
護膜としてＢ２Ｏ３７０ｍｏ１％ ＧｅＯ２２０ｍｏ１
％、ＳｉＯ２５ｍｏ１％、Ｍｇ０５ ｒｎｏ１％の組成
のガラス被膜をスパッター法で約０．５μの厚さを堆積
させた。ガラスのモル分極率は０．４５であった。まだ
ｐｏｌｙ−ｓｔのグレインの成長としてレーザーアニー
ル又はシンメルティング法を用いた。保護膜をつけたＰ
−ｃｈａｎｎｅｅＦＥＴのｅｎｈａｎｃｅｍｅｎｔ型の
電界効果正孔移動度は９０７／ｖ＊ｓｅｃリーク電流１
０Ａ、、Ｃ−Ｖ特性は正常であった。
（実施例２）
前記Ｐ−ｃｈａｎｎｅｌｐｏｌｙ−ｓｉデバイスの保護
膜としてＢ２Ｏ３６５ｍａｉ１％Ｓｏ０２１０ｍＯ１％
、Ｐ２Ｏ５５ｍｏｌチ、Ｚｎ０１５ｍｏ１％、Ｂｅ０５
ｍｏｄ％の組成のガラス被膜をスパッター法で０，５μ
の厚さで堆積させた。
膜としてＢ２Ｏ３６５ｍａｉ１％Ｓｏ０２１０ｍＯ１％
、Ｐ２Ｏ５５ｍｏｌチ、Ｚｎ０１５ｍｏ１％、Ｂｅ０５
ｍｏｄ％の組成のガラス被膜をスパッター法で０，５μ
の厚さで堆積させた。
このガラスのモル分極率は０．３８であった。ｐａｌｙ
−ｓｉのグレインの成長法としてはゾーンメルト法によ
った。保護膜をつけたＦ″ＥＴのｅｎｈａｎｃｅｍｅｒ
ｔ型の電界効果正孔移動度は９５ｃｎ／ ｖ−ｓｅｅ
’Ｊ−り電流は１Ｏ−１０Ａ、Ｃ−Ｖ特性欽正常であっ
た。
−ｓｉのグレインの成長法としてはゾーンメルト法によ
った。保護膜をつけたＦ″ＥＴのｅｎｈａｎｃｅｍｅｒ
ｔ型の電界効果正孔移動度は９５ｃｎ／ ｖ−ｓｅｅ
’Ｊ−り電流は１Ｏ−１０Ａ、Ｃ−Ｖ特性欽正常であっ
た。
（実施例３）
Ｂ２０３ ７０ ｍａｒ２％、 Ｓ ｉ０２２５ ｍａ
１％、 Ｂａ０５ｒｎｏｌチのガラスをスパッター法で
０．５μｍの厚さにデバイスの上に保護膜としてつけた
。ガラスのモル分極率は０．４６であった。保護膜をっ
けたＦＥＴのｅｎｈａｎｃｅｍｅｎｔ型の′電界効果正
孔移動度は８０ｄ／ｖ’ｓｅｃ １ リーク電流は１
ｏ−１０Ａ−１ｃ−ｖ特性は正常であった。また各実
施例のデバイスのｃ−■特性を第２図に於いて曲線１〜
３で示し、比較例としてＰｂＯ系ガラスの例（曲線４）
を示した。
１％、 Ｂａ０５ｒｎｏｌチのガラスをスパッター法で
０．５μｍの厚さにデバイスの上に保護膜としてつけた
。ガラスのモル分極率は０．４６であった。保護膜をっ
けたＦＥＴのｅｎｈａｎｃｅｍｅｎｔ型の′電界効果正
孔移動度は８０ｄ／ｖ’ｓｅｃ １ リーク電流は１
ｏ−１０Ａ−１ｃ−ｖ特性は正常であった。また各実
施例のデバイスのｃ−■特性を第２図に於いて曲線１〜
３で示し、比較例としてＰｂＯ系ガラスの例（曲線４）
を示した。
第１図はＭＯ８半導体デバイスの構造を示す断面図、第
２図は本発明によるＣ−■特性を示す曲線図である。 １−８ｔ ’） ｘハ（１０°Ｑ、）、２−８’１０２
（３０００Ｘ） 膜、３− ｐｏｌｙ＝Ｓｉ（０，７μ
）膜、４−Ａｌ膜、５・・ガラス保護膜。 （７３１７）代理人 弁理士 則 近 憲 佑（、ほか
１名） 第 １ 図
２図は本発明によるＣ−■特性を示す曲線図である。 １−８ｔ ’） ｘハ（１０°Ｑ、）、２−８’１０２
（３０００Ｘ） 膜、３− ｐｏｌｙ＝Ｓｉ（０，７μ
）膜、４−Ａｌ膜、５・・ガラス保護膜。 （７３１７）代理人 弁理士 則 近 憲 佑（、ほか
１名） 第 １ 図
Claims (1)
- モル分極率が０．（ＪＯ７〜１．００の非晶質薄膜を一
層以上の金属配線の上部又は１部に接して設けることを
特徴とする半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023700A JPS59150430A (ja) | 1983-02-17 | 1983-02-17 | 半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023700A JPS59150430A (ja) | 1983-02-17 | 1983-02-17 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59150430A true JPS59150430A (ja) | 1984-08-28 |
| JPH0458690B2 JPH0458690B2 (ja) | 1992-09-18 |
Family
ID=12117659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023700A Granted JPS59150430A (ja) | 1983-02-17 | 1983-02-17 | 半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59150430A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107527A (ja) * | 2012-11-30 | 2014-06-09 | Ricoh Co Ltd | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| JP2015111653A (ja) * | 2013-10-30 | 2015-06-18 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| JP2018056596A (ja) * | 2018-01-04 | 2018-04-05 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| JP2019054284A (ja) * | 2018-12-12 | 2019-04-04 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
-
1983
- 1983-02-17 JP JP58023700A patent/JPS59150430A/ja active Granted
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107527A (ja) * | 2012-11-30 | 2014-06-09 | Ricoh Co Ltd | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| CN104823270A (zh) * | 2012-11-30 | 2015-08-05 | 株式会社理光 | 场效应晶体管、显示元件、图像显示装置、和系统 |
| KR20180010340A (ko) * | 2012-11-30 | 2018-01-30 | 가부시키가이샤 리코 | 전계 효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템 |
| CN108807427A (zh) * | 2012-11-30 | 2018-11-13 | 株式会社理光 | 场效应晶体管、显示元件、图像显示装置、和系统 |
| US10505046B2 (en) | 2012-11-30 | 2019-12-10 | Ricoh Company, Ltd. | Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor |
| US11876137B2 (en) | 2012-11-30 | 2024-01-16 | Ricoh Company, Ltd. | Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor |
| JP2015111653A (ja) * | 2013-10-30 | 2015-06-18 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| JP2018056596A (ja) * | 2018-01-04 | 2018-04-05 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| JP2019054284A (ja) * | 2018-12-12 | 2019-04-04 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0458690B2 (ja) | 1992-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPS59150430A (ja) | 半導体デバイス | |
| JPS5650533A (en) | Semiconductor device | |
| US3632432A (en) | Glass-coated semiconductor | |
| JPS5735318A (en) | Manufacture of semiconductor device | |
| JPS60147163A (ja) | 半導体装置 | |
| JPS5629335A (en) | Semicondutor device | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPH01114080A (ja) | 薄膜トランジスタ | |
| JPS5771171A (en) | Semiconductor device | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0441510B2 (ja) | ||
| JPH02114669A (ja) | メサ型トライアック | |
| JPS63208274A (ja) | 半導体装置 | |
| JPS5571055A (en) | Semiconductor device and its manufacturing method | |
| JPH0226779B2 (ja) | ||
| JPS60120547A (ja) | 半導体集積回路装置 | |
| JPH0376590B2 (ja) | ||
| JPS6314477A (ja) | 半導体装置 | |
| JPS61191026A (ja) | 半導体装置の製造方法 | |
| JPH01145866A (ja) | 半導体装置 | |
| JPS60165763A (ja) | 光−電子素子集積回路装置の製造方法 | |
| JPS63274174A (ja) | 固体撮像装置の製造方法 | |
| JPS577926A (en) | Manufacture of semiconductor device | |
| JPS5533084A (en) | Method of fabricating semiconductor device |