JPS6322056B2 - - Google Patents

Info

Publication number
JPS6322056B2
JPS6322056B2 JP54156789A JP15678979A JPS6322056B2 JP S6322056 B2 JPS6322056 B2 JP S6322056B2 JP 54156789 A JP54156789 A JP 54156789A JP 15678979 A JP15678979 A JP 15678979A JP S6322056 B2 JPS6322056 B2 JP S6322056B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
single crystal
amorphous
grain boundaries
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54156789A
Other languages
English (en)
Other versions
JPS5680126A (en
Inventor
Seiichi Iwamatsu
Mitsuru Ogawa
Kenichi Asanami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP15678979A priority Critical patent/JPS5680126A/ja
Publication of JPS5680126A publication Critical patent/JPS5680126A/ja
Publication of JPS6322056B2 publication Critical patent/JPS6322056B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は、単結晶半導体膜形成法に関し、特に
アモルフアス誘電体上に実質的に結晶粒界性の結
晶欠陥を含まない単結晶半導体膜を形成する方法
に関する。
従来、誘電体基板又は誘電体膜上に単結晶半導
体膜を形成する方法としてはいくつかのものが提
案されているが、それぞれ問題点を含んでいる。
例えば、単結晶サフアイア基板上に単結晶シリコ
ン膜をエピタキシヤル成長させるいわゆるSOS
（シリコン・オン・サフアイア）技術は、基板誘
電体と成長半導体との格子定数の差に起因して成
長半導体膜に多数の結晶欠陥が生ずる欠点があ
る。また、他の例として、誘電体膜上に形成した
多結晶状又はアモルフアス状の半導体膜をレーザ
ー・ビームの如きエネルギービームで照射加熱し
ながら走査して単結晶半導体膜に変換する技術が
公知である（例えば、K.F.Lee、J.F.Gibbons
and K.C.Saraswat、“Thin Film MOS FETs
fabricated inLaser−annealed poly silicon”A.
P.L.35(2)、p.p.173〜175（1979）参照）。しかし、
これには、断面スポツト状のレーザービームを用
いているため隣接する走査領域のつなぎ目におい
てアニール処理が不均一になり、結晶粒界性の結
晶欠陥が生ずる欠点がある。さらに他の例とし
て、単結晶シリコン又は単結晶サフアイアからな
る基板上に成長させた単結晶シリコン膜をイオン
打込処理してアモルフアス半導体膜に変換した
後、このアモルフアス半導体膜を加熱処理して単
結晶半導体膜に変換する技術が公知である（例え
ば、S.S.Lanetal.“improvement of crystalline
quality of epitaxial Si layers by
ioninplantation techniques”A.P.L.34(1)．p.
p.76−78（1979）参照）。しかし、これにおいて
も、単結晶半導体膜の下地としての基板が単結晶
体でなければならないという制限がある。
本発明の目的は、上記した従来技術の欠点をな
くし、SiO2膜等のアモルフアス誘電体上であつ
ても無欠陥の単結晶半導体膜を形成することので
きる新規な単結晶半導体膜形成法を提供すること
にある。
本発明の方法は、誘電体基板又は誘電体膜上に
形成された多結晶状又はアモルフアス状の半導体
膜をエネルギービームで照射加熱しながら走査す
ることにより結晶粒界を含む単結晶半導体膜に変
換する工程と、前記単結晶半導体膜をイオン打込
処理してアモルフアス半導体膜に変換する工程
と、前記アモルフアス半導体膜の表面層を除去す
る工程と、前記アモルフアス半導体膜を加熱処理
して実質的に結晶粒界を含まない単結晶半導体膜
に変換する工程とを含むことを特徴とするもの
で、以下、添付図面に示す実施例について詳述す
る。
第１ａ図乃至第１ｅ図は本発明の一実施例を示
すもので、各々の図に対応する工程ａ〜ｅは次の
通りである。
(a) まず、単結晶シリコン（Si）基板１０の表面
に公知の熱酸化法により約1μｍの厚さにSiO2
膜１１を形成する。
(b) 次に、SiO2膜１１上にSiH4の分解により多
結晶状もしくはアモルフアス状のSi膜１２を約
0.5μｍの厚さに形成する。
(c) 次に、Si膜１２をレーザービーム１３で照射
加熱しながら走査して熱処理（アニール）し、
それによつてSi膜１２を、（100）結晶面を呈す
る単結晶Si膜１２Ａに変換する。このとき、Si
膜１２Ａにおいて隣接する走査領域のつなぎ目
には結晶粒界GBが生成されるので、ここには
結晶粒界性の結晶欠陥が存在する。
(d) 次いで、Si膜１２ＡにSiイオン１４を打込
み、Si膜１２ＡをアモルフアスSi膜１２Ｂに変
換する。ここで、Si膜１２Ｂの表面層には若干
の結晶粒界GBが残存することがあるので、そ
の結晶粒界を除去すべくSi膜１２Ｂの表面層を
エツチ除去する。これによつて、後述の加熱処
理によりこのアモルフアスSi膜１２Ｂ全体を結
晶粒界を有しない無欠陥の単結晶Si膜１２Ｃに
確実に変換することができる。
(e) この後、第１ｄ図の構成になる基板１０を熱
処理炉に入れ、不活性ガス雰囲気中において約
550℃の温度で約30分間熱処理し、Si膜１２Ｂ
を単結晶Si膜１２Ｃに変換する。このとき形成
されるSi膜１２Ｃは（100）結晶面を呈し、し
かも実質的に結晶粒界を有しないので結晶粒界
性の結晶欠陥を実質的に含まないものである。
上記した本発明の方法によれば、SiO2の如き
アモルフアス誘電体上に無欠陥の単結晶半導体膜
を形成することができるので、この単結晶半導体
膜を用いてPN接合デバイス等を構成すればその
デバイスは接合リーク電流が少なく且つキヤリヤ
ライフタイム等の諸特性が優れたものとなる。ま
た、イオン打込処理により変換されたアモルフア
ス半導体膜の表面層を除去しているので、この表
面層に残存することがある結晶粒界を完全に除去
することができ、従つてその後の加熱処理により
このアモルフアス半導体膜全体を結晶粒界を有し
ない無欠陥の単結晶半導体膜に確実に変換するこ
とができる。
なお、上記実施例において、第１ｃ図〜第１ｅ
図の工程は何回かくりかえしてもよく、このよう
にすれば一層結晶性を改善することができる。
また、上記した本発明の方法は、単結晶サフア
イア基板などの表面に形成したSi膜の結晶性改善
のためにも適用することができる。
【図面の簡単な説明】
第１ａ図乃至第１ｅ図は、本発明の一実施例を
示す基板断面図である。 １０……Si基板、１１……SiO2膜、１２……
多結晶Si又はアモルフアスSi膜、１２Ａ……結晶
粒界を有する単結晶Si膜、１２Ｂ……アモルフア
スSi膜、１２Ｃ……結晶粒界を有しない単結晶Si
膜、１３……レーザービーム、１４……Siイオ
ン。

Claims (1)

    【特許請求の範囲】
  1. １ 誘電体基板又は誘電体膜上に形成された多結
    晶状又はアモルフアス状の半導体膜をエネルギー
    ビームで照射加熱しながら走査することにより結
    晶粒界を含む単結晶半導体膜に変換する工程と、
    前記単結晶半導体膜をイオン打込処理してアモル
    フアス半導体膜に変換する工程と、前記アモルフ
    アス半導体膜の表面層を除去する工程と、前記ア
    モルフアス半導体膜を加熱処理して実質的に結晶
    粒界を含まない単結晶半導体膜に変換する工程と
    を含むことを特徴とする単結晶半導体膜形成法。
JP15678979A 1979-12-05 1979-12-05 Formation of monocrystalline semiconductor Granted JPS5680126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15678979A JPS5680126A (en) 1979-12-05 1979-12-05 Formation of monocrystalline semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15678979A JPS5680126A (en) 1979-12-05 1979-12-05 Formation of monocrystalline semiconductor

Publications (2)

Publication Number Publication Date
JPS5680126A JPS5680126A (en) 1981-07-01
JPS6322056B2 true JPS6322056B2 (ja) 1988-05-10

Family

ID=15635334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15678979A Granted JPS5680126A (en) 1979-12-05 1979-12-05 Formation of monocrystalline semiconductor

Country Status (1)

Country Link
JP (1) JPS5680126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423046U (ja) * 1990-06-15 1992-02-25

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837913A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS58175827A (ja) * 1982-04-07 1983-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0824103B2 (ja) * 1984-11-26 1996-03-06 ソニー株式会社 薄膜トランジスタの製造方法
JPH0817157B2 (ja) * 1984-11-30 1996-02-21 ソニー株式会社 薄膜トランジスタの製造方法
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
KR0124626B1 (ko) * 1994-02-01 1997-12-11 문정환 박막 트랜지스터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423046U (ja) * 1990-06-15 1992-02-25

Also Published As

Publication number Publication date
JPS5680126A (en) 1981-07-01

Similar Documents

Publication Publication Date Title
US4177084A (en) Method for producing a low defect layer of silicon-on-sapphire wafer
Lam et al. Single Crystal Silicon‐on‐Oxide by a Scanning CW Laser Induced Lateral Seeding Process
US4588447A (en) Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films
JPH0582442A (ja) 多結晶半導体薄膜の製造方法
US4693758A (en) Method of making devices in silicon, on insulator regrown by laser beam
JPS59124136A (ja) 半導体ウエハの処理方法
JPS58156591A (ja) 半導体単結晶薄膜の形成法
JPS59155121A (ja) 半導体薄膜の製造方法
JP2718074B2 (ja) 薄膜半導体層の形成方法
JPH05299345A (ja) 電子素子用基板及びその製造方法
JPH0454964B2 (ja)
JPH0582466A (ja) 半導体層のアニール処理方法
JPH023539B2 (ja)
JP2981777B2 (ja) 半導体基板の製造方法
JP2850319B2 (ja) シリコン薄膜の形成方法
JP2518378B2 (ja) 半導体装置の製造方法
JPH0533527B2 (ja)
JP2695462B2 (ja) 結晶性半導体膜及びその形成方法
JPH09246129A (ja) 貼り合わせシリコンウエーハの製造方法
JPS5860530A (ja) 半導体膜の製造方法
JPS5831515A (ja) 半導体薄膜の製造方法
JPH077829B2 (ja) 半導体装置およびその製法
JPS61116821A (ja) 単結晶薄膜の形成方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPH0799742B2 (ja) 半導体装置の製造方法