JPS63221646A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63221646A JPS63221646A JP5571487A JP5571487A JPS63221646A JP S63221646 A JPS63221646 A JP S63221646A JP 5571487 A JP5571487 A JP 5571487A JP 5571487 A JP5571487 A JP 5571487A JP S63221646 A JPS63221646 A JP S63221646A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- layer
- wiring
- layer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 79
- 239000011229 interlayer Substances 0.000 claims description 32
- 239000010410 layer Substances 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000003795 chemical substances by application Substances 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 5
- 238000005121 nitriding Methods 0.000 abstract 3
- 230000010354 integration Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000002131 composite material Substances 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置に関し、特にアルミ多層配線半導体
装置に関する。
装置に関する。
(従来の技術)
従来、アルミ多層配線半導体装置における層間絶縁膜に
は耐湿性が重視される場合はシリコン窒化膜(Si3N
+)が、また、配線の眉間容量が問題となる場合はシリ
コン酸化膜(Sin2)或いはポリミイド系の有機性樹
脂膜がそれぞれ使用される。
は耐湿性が重視される場合はシリコン窒化膜(Si3N
+)が、また、配線の眉間容量が問題となる場合はシリ
コン酸化膜(Sin2)或いはポリミイド系の有機性樹
脂膜がそれぞれ使用される。
(発明が解決しようとする問題点)
ところで、この層間絶R膜の全てに要求される材質上の
条件は、良好な平坦面が容易に得られるコト、スルー・
ホール形成のための加工性が良いこと、耐湿性にすぐれ
ていることおよび誘電率が小さいこと等であるが、一般
にはこれらの全てを満足できるものはないので通常2つ
以上組合せた複合膜が使用される。例えば、リフローし
難いシリコン窒化膜の凹所をシリカ塗布膜または有機シ
ロキ酸系の樹脂膜で埋めることによって平坦性を確保し
そのすぐれた耐湿性を活かすよう工夫される。また、平
坦性に限って見ればボリミイド系の有機性樹脂膜などは
きわめて良好な絶縁膜であるが耐湿性に問題があるので
場合により他の)1体質のものと適宜複合される。
条件は、良好な平坦面が容易に得られるコト、スルー・
ホール形成のための加工性が良いこと、耐湿性にすぐれ
ていることおよび誘電率が小さいこと等であるが、一般
にはこれらの全てを満足できるものはないので通常2つ
以上組合せた複合膜が使用される。例えば、リフローし
難いシリコン窒化膜の凹所をシリカ塗布膜または有機シ
ロキ酸系の樹脂膜で埋めることによって平坦性を確保し
そのすぐれた耐湿性を活かすよう工夫される。また、平
坦性に限って見ればボリミイド系の有機性樹脂膜などは
きわめて良好な絶縁膜であるが耐湿性に問題があるので
場合により他の)1体質のものと適宜複合される。
しかしながら、この複合膜は構造上の立場から見るとス
ルー・ホール或いはパッド電極等の開口部において好ま
しからざる問題点が多々発生する。
ルー・ホール或いはパッド電極等の開口部において好ま
しからざる問題点が多々発生する。
例えば、層内に有機性樹脂膜を含む場合であると開口部
を形成した際、この開口部に有機性樹脂膜を露出せしめ
ることとなるのでスルー・ホールなどの耐湿性に問題が
生じるようになる。従って、門のような場合には有機性
樹脂膜はアルミ配線間の段差を埋めるだけの使用にとど
めアルミ配線上面には形成しないよう工夫される。他方
、シリカ塗布膜の如き無機膜でシリコン窒化膜の平坦化
をはかった場合では開口部に問題を生じることはないが
平坦化能力は有機性樹脂膜種ではなく第2層アルミ配線
に断線事故を生ぜしめる恐れがめるので同じようにアル
ミ配線間の段差を埋めるだけにとどめられる。一般に、
この場合の複合膜はシリコン窒化膜、シリカ塗布膜を第
1層目、第2層目にそれぞれ配しこの上にシリコン酸化
膜などからなる無機絶縁膜が3層或いは4層に積層され
る。
を形成した際、この開口部に有機性樹脂膜を露出せしめ
ることとなるのでスルー・ホールなどの耐湿性に問題が
生じるようになる。従って、門のような場合には有機性
樹脂膜はアルミ配線間の段差を埋めるだけの使用にとど
めアルミ配線上面には形成しないよう工夫される。他方
、シリカ塗布膜の如き無機膜でシリコン窒化膜の平坦化
をはかった場合では開口部に問題を生じることはないが
平坦化能力は有機性樹脂膜種ではなく第2層アルミ配線
に断線事故を生ぜしめる恐れがめるので同じようにアル
ミ配線間の段差を埋めるだけにとどめられる。一般に、
この場合の複合膜はシリコン窒化膜、シリカ塗布膜を第
1層目、第2層目にそれぞれ配しこの上にシリコン酸化
膜などからなる無機絶縁膜が3層或いは4層に積層され
る。
従って、第1層目のシリコン窒化膜はアルミ配線の上面
および側面の全てを被覆するよう形成される。しかしな
がら、かかる構造の複合膜はアルミ配線の解放された全
ての面が同質のシリコン窒化膜で被覆されているのでス
ルーeホール形放ノ際マスクずれが配線端部を超えるよ
うなことがあると、スルー・ホールの開口部は基板面に
まで貫通し隣接する配線間との絶縁耐力を著しく低下さ
せる。従来、この対策にはマージン設計の思想が導入さ
れアルミ配線の導体幅はスルー・ホール形成部において
外側に広がシをもつように形成される。
および側面の全てを被覆するよう形成される。しかしな
がら、かかる構造の複合膜はアルミ配線の解放された全
ての面が同質のシリコン窒化膜で被覆されているのでス
ルーeホール形放ノ際マスクずれが配線端部を超えるよ
うなことがあると、スルー・ホールの開口部は基板面に
まで貫通し隣接する配線間との絶縁耐力を著しく低下さ
せる。従来、この対策にはマージン設計の思想が導入さ
れアルミ配線の導体幅はスルー・ホール形成部において
外側に広がシをもつように形成される。
しかし、アルミ配線の形状がこのようなマージン設計の
思想で定められるとマスクずれに因る配線間絶縁耐力の
低下問題をひき起こすことはないがアルミ配線が余分な
広がシをもつので配線ピッチの縮少に限界を与えるよう
になる。すなわち、最近の超LSIに要求される1μm
程度の微細な配線ピッチを形成することができず高集積
度の半導体装置を実現することができない。
思想で定められるとマスクずれに因る配線間絶縁耐力の
低下問題をひき起こすことはないがアルミ配線が余分な
広がシをもつので配線ピッチの縮少に限界を与えるよう
になる。すなわち、最近の超LSIに要求される1μm
程度の微細な配線ピッチを形成することができず高集積
度の半導体装置を実現することができない。
本発明の目的は、上記の状況に鑑み、アルミ配線のスル
ー・ホール形成部にマージン幅の設定を不要ならしめた
アルミ多層配線構造の半導体装置を提供することである
。
ー・ホール形成部にマージン幅の設定を不要ならしめた
アルミ多層配線構造の半導体装置を提供することである
。
本発明によれば、半導体装置は半導体基板と、前記半導
体基板のフィールド絶縁膜上にパターニング形成される
第1層アルミ配線パターンと、前記第1層アルミ配線パ
ターンにおける配線導体それぞれの側壁のみを被覆する
よう形成される無機絶縁物からなる薄膜の第1の層間絶
縁膜と、前記配線導体それぞれの間を埋めるシリカ塗布
膜からなる第2の層間絶縁膜と、前記配線導体の上面お
よび第2の層間絶縁膜上をそれぞれ被覆する前記第1の
層間絶縁膜よりエツチング速度の大なる無機絶縁物から
なる第3の層間絶縁膜とを含む。
体基板のフィールド絶縁膜上にパターニング形成される
第1層アルミ配線パターンと、前記第1層アルミ配線パ
ターンにおける配線導体それぞれの側壁のみを被覆する
よう形成される無機絶縁物からなる薄膜の第1の層間絶
縁膜と、前記配線導体それぞれの間を埋めるシリカ塗布
膜からなる第2の層間絶縁膜と、前記配線導体の上面お
よび第2の層間絶縁膜上をそれぞれ被覆する前記第1の
層間絶縁膜よりエツチング速度の大なる無機絶縁物から
なる第3の層間絶縁膜とを含む。
(問題点を解決するための手段)
すなわち、本発明によれば、無機絶縁物からなる第1層
間絶縁膜は第1層アルミ配線パターンの各配線導体をそ
れぞれの上面を除き(111壁のみを被覆するように厚
さ0.3μm程度の薄膜に形成され、また、シリカ塗布
膜からなる第2の層間絶縁膜と配線導体の上面には第1
の層間絶縁膜よりエツチング速度の大なる機質の無機絶
縁物からなる第3の層間絶縁膜が順次形成される。ここ
で、第1の層間絶縁膜の厚さ約0.3μmは通常生じる
マスクずれ幅0.1〜0.2μmに見合う数値である。
間絶縁膜は第1層アルミ配線パターンの各配線導体をそ
れぞれの上面を除き(111壁のみを被覆するように厚
さ0.3μm程度の薄膜に形成され、また、シリカ塗布
膜からなる第2の層間絶縁膜と配線導体の上面には第1
の層間絶縁膜よりエツチング速度の大なる機質の無機絶
縁物からなる第3の層間絶縁膜が順次形成される。ここ
で、第1の層間絶縁膜の厚さ約0.3μmは通常生じる
マスクずれ幅0.1〜0.2μmに見合う数値である。
また、エツチング速度に対し互いに選択比を与えられた
第1層および第3層の各層間絶縁膜には例えばシリコン
窒化膜およびシリコン酸化膜をそれぞれ用いることがで
きる。
第1層および第3層の各層間絶縁膜には例えばシリコン
窒化膜およびシリコン酸化膜をそれぞれ用いることがで
きる。
(作用)
第1層アルミ配線導体の上面および側壁を被覆する層間
絶縁膜がかかる複合膜構造であると、スルーeホールは
アルミ配線導体上の第3の層間絶縁+1(Jに対するエ
ツチング条件で開口される。従って、マスクずれが発生
し開口部がアルミ配線導体の端部Vこ顕かる事17Ji
が生じても側壁を被覆する第1の層間絶縁膜はエツチン
グ条件が異なるので実質的に工、νチングされない。す
なわち、かかる場合でも開口部を基板面まで貫通させ隣
接配線間との絶縁耐力を眼下せしめることはない。従っ
て、従来必要とされたスルー・ホール形成部のマージン
幅の設定を全て不要とすることができるので配線ピッチ
の微細化を容易に達成することができる。
絶縁膜がかかる複合膜構造であると、スルーeホールは
アルミ配線導体上の第3の層間絶縁+1(Jに対するエ
ツチング条件で開口される。従って、マスクずれが発生
し開口部がアルミ配線導体の端部Vこ顕かる事17Ji
が生じても側壁を被覆する第1の層間絶縁膜はエツチン
グ条件が異なるので実質的に工、νチングされない。す
なわち、かかる場合でも開口部を基板面まで貫通させ隣
接配線間との絶縁耐力を眼下せしめることはない。従っ
て、従来必要とされたスルー・ホール形成部のマージン
幅の設定を全て不要とすることができるので配線ピッチ
の微細化を容易に達成することができる。
以下図面をン照して本発明の詳細な説明する。
(実施例)
本発明は半導体装置の製造工程と共に説明することによ
って容易に理解し得る。
って容易に理解し得る。
第1図(a)〜(f)は本発明半導体装置の製造工程順
序図を示す。すなわち、本発明半導体装置はまず第1図
(a)に示す如くシリコン基板1のフィールド絶縁膜2
上に第1層アルミ配線3が通常の技術によリハターニン
グ形成され、ついでシリコン窒化膜からなる第1の層間
絶縁膜4が約0.3μmの厚さに被覆形成される。つぎ
に第1図(b) 、 (C)に示す如くシリカ塗布膜か
らなる第2の層間絶縁膜5を被覆し400〜450℃で
ベーキングした後、第1層アルミ配線上に第1の層間絶
縁膜4のシリコン窒化膜が露出するまでシリカ塗布膜を
工、ツチング除去する。ついでシリコン窒化膜とシリカ
塗布膜を工、νチング・レートが同一となるエツチング
手法(例えば工ヴチ・バ9り法)でエツチングし層間膜
の平坦性を保ちつつ第1J−アルミ配線3の上面から第
1の層間絶縁膜4のシリコン窒化膜を除去した後シリコ
ン酸化膜からなる第3の層間絶縁膜6が形成される。〔
第1図(d)奈照〕。ここで第1層アルミ配線3の上面
にはそれぞれスルー・ホールが開口される。第1図(e
picはこの開口部がマスクずれて位置ずれを起こした
状態が示されている。この第1図(e)から明らかなよ
うに第1層と第3層の層間絶縁膜・には同一のエツチン
グ剤に対し選択性が与えられているので位置ずれを起こ
した場合であっても開口部は第1の層間絶縁膜上で止ま
り下部まで突抜けることはない。従って、第2層アルミ
配線7は第1図(f)に示す如く正常に形成されたスル
ー・ホールに対すると全く変わることなく第1層アルミ
配線3との間にコンタクト部を形成することができる。
序図を示す。すなわち、本発明半導体装置はまず第1図
(a)に示す如くシリコン基板1のフィールド絶縁膜2
上に第1層アルミ配線3が通常の技術によリハターニン
グ形成され、ついでシリコン窒化膜からなる第1の層間
絶縁膜4が約0.3μmの厚さに被覆形成される。つぎ
に第1図(b) 、 (C)に示す如くシリカ塗布膜か
らなる第2の層間絶縁膜5を被覆し400〜450℃で
ベーキングした後、第1層アルミ配線上に第1の層間絶
縁膜4のシリコン窒化膜が露出するまでシリカ塗布膜を
工、ツチング除去する。ついでシリコン窒化膜とシリカ
塗布膜を工、νチング・レートが同一となるエツチング
手法(例えば工ヴチ・バ9り法)でエツチングし層間膜
の平坦性を保ちつつ第1J−アルミ配線3の上面から第
1の層間絶縁膜4のシリコン窒化膜を除去した後シリコ
ン酸化膜からなる第3の層間絶縁膜6が形成される。〔
第1図(d)奈照〕。ここで第1層アルミ配線3の上面
にはそれぞれスルー・ホールが開口される。第1図(e
picはこの開口部がマスクずれて位置ずれを起こした
状態が示されている。この第1図(e)から明らかなよ
うに第1層と第3層の層間絶縁膜・には同一のエツチン
グ剤に対し選択性が与えられているので位置ずれを起こ
した場合であっても開口部は第1の層間絶縁膜上で止ま
り下部まで突抜けることはない。従って、第2層アルミ
配線7は第1図(f)に示す如く正常に形成されたスル
ー・ホールに対すると全く変わることなく第1層アルミ
配線3との間にコンタクト部を形成することができる。
すなわち、従来必要とされた開口部位のマージン幅をア
ルミ配線導体の全てから取除くことができるので配線ピ
ッチを設計上の極限にまで縮小することが可能となり、
また配線設計を単純なオンライン方式で行なわしめるこ
とができる。
ルミ配線導体の全てから取除くことができるので配線ピ
ッチを設計上の極限にまで縮小することが可能となり、
また配線設計を単純なオンライン方式で行なわしめるこ
とができる。
(発明の効果)
以上詳細に説明したように、本発明によれば、アルミ配
線のスルー・ホール形成部にマージン幅を設けることが
全く不要となるので配線ピッチの微細化を容易に達成す
ることができる。すなわち、高集積度半導体装置の実現
に顕著なる効果を奏することができる。
線のスルー・ホール形成部にマージン幅を設けることが
全く不要となるので配線ピッチの微細化を容易に達成す
ることができる。すなわち、高集積度半導体装置の実現
に顕著なる効果を奏することができる。
第1図(a)〜(f)は本発明半導体装置の製造工程順
序図である。 1・・・・・・シリコン基板、2・・・・・・フィール
ド絶縁膜、3・・・・・・第1層アルミ配線、4・・・
・・・シリコン窒化膜(第1の層間7冶縁膜)、5・・
・・・・シリカ塗布膜(第2の層間絶縁膜)、6・・・
・・・シリコン酸化膜(第3の層間絶縁膜)、7・・・
・・・第2層アルミ配線。
序図である。 1・・・・・・シリコン基板、2・・・・・・フィール
ド絶縁膜、3・・・・・・第1層アルミ配線、4・・・
・・・シリコン窒化膜(第1の層間7冶縁膜)、5・・
・・・・シリカ塗布膜(第2の層間絶縁膜)、6・・・
・・・シリコン酸化膜(第3の層間絶縁膜)、7・・・
・・・第2層アルミ配線。
Claims (1)
- 半導体基板と、前記半導体基板のフィールド絶縁膜上に
パターニング形成される第1層アルミ配線パターンと、
前記第1層アルミ配線パターンにおける配線導体それぞ
れの側壁のみを被覆するよう形成される無機絶縁物から
なる薄膜の第1の層間絶縁膜と、前記配線導体それぞれ
の間を埋めるシリカ塗布膜からなる第2の層間絶縁膜と
、前記配線導体の上面および第2の層間絶縁膜上をそれ
ぞれ被覆する前記第1層層間絶縁膜よりエッチング速度
の大なる無機絶縁物からなる第3の層間絶縁膜とを含む
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5571487A JPS63221646A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5571487A JPS63221646A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63221646A true JPS63221646A (ja) | 1988-09-14 |
Family
ID=13006545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5571487A Pending JPS63221646A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63221646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159124A (ja) * | 1989-11-16 | 1991-07-09 | Nec Corp | 半導体装置の製造方法 |
| JP2006216978A (ja) * | 1996-06-26 | 2006-08-17 | Micron Technology Inc | キャパシタ |
-
1987
- 1987-03-10 JP JP5571487A patent/JPS63221646A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159124A (ja) * | 1989-11-16 | 1991-07-09 | Nec Corp | 半導体装置の製造方法 |
| JP2006216978A (ja) * | 1996-06-26 | 2006-08-17 | Micron Technology Inc | キャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4541893A (en) | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit | |
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| JPS63240045A (ja) | 半導体装置 | |
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPH02285658A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6376457A (ja) | 半導体装置の製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| KR100277867B1 (ko) | 반도체소자의배선형성방법 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH03155627A (ja) | 半導体装置 | |
| JPH04306864A (ja) | 多層配線の形成方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| KR19990012275A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR19980015936A (ko) | 커패시터 산화막의 제조 방법 | |
| KR19980026849A (ko) | 다층 금속배선 형성방법 | |
| JP2000114419A (ja) | 半導体装置と半導体装置の製造方法 | |
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPS63188956A (ja) | 半導体装置の製造方法 | |
| JPH0555210A (ja) | 半導体装置 |