JPS63224249A - 高周波集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高周波帯の集積回路に関するものである。

〔従来の技術〕

以下、高周波集積回路として、モノリシックマイクロ波
集積回路増幅器（ＭＭＩＣ増幅器）を例にとって説明す
る。

第３図は従来のＭＭＩＣ増幅器の一例を示す平面図であ
る。この図において、１は高周波トランジスタ、２は抵
抗、３はコンデンサ、４は入力信号端子、５は出力信号
端子、６は前記高周波トランジスタ１の直流バイアス印
加端子である。

次に、ＭＭＩＣ増幅器の動作について説明する。入力信
号端子４に印加された信号は高周波トランジスタ１によ
り増幅され、出力信号端子５から取り出される。ここで
、高周波トランジスタ１を動作させるための直流バイア
スは、直流バイアス印加端子６より供給される。コンデ
ンサ３および抵抗２は高周波トランジスタ１の人、出力
インピーダンスを所定の特性インピーダンスにインピー
ダンス整合させるために用いられる。

（発明が解決しようとする問題点１ 以上のように構成された従来のＭＭＩＣ増幅器では、増
幅器に要求される特性や使用周波数によっては大容量の
コンデンサが必要となる。その結果、コンデンサの面積
が増大し、ＭＭＩＣ増幅器パターンの大部分がコンデン
サパターンとなり、ＭＭＩＣチップの大面積化によるコ
ストアップの問題と、広面積のコンデンサパターン配置
によるＭＭＩＣ回路設計が困難になる等の問題点があっ
た。

この発明は、上記のような問題点を解消するためになさ
れたもので、コンデンサの占有面積を減らした小形の高
周波集積回路を得ることを目的とする。

（問題点を解決するための手段） この発明に係る高周波集積回路は、半導体基板上に形成
されるコンデンサパターンを多層の電極および絶縁体か
ら構成された積層構造としたものである。

〔作用〕

この発明においては、コンデンサが積層構造に構成され
ているために、多数のコンデンサを並列接続した場合と
同様の大容量が得られることになり、コンデンサパター
ンの占有面積を減少することができる。

〔実施例〕

以下、この発明の一実施例を図面について説明する。

第１図はこの発明の一実施例を示すＭＭＩＣ増幅器の平
面図であり、第２図は第１図の要部の拡大断面図である
。

第１図において、３１はこの発明による積層化されたコ
ンデンサであり、第２図にその部分の詳細な断面図を示
す。

第２図に示すように、コンデンサ３１の一方の電極３０
１と他方の電極３０２０間に絶縁体３０３が形成され、
これらが積層化された構造である。

このように形成されたコンデンサ３１は、一対の電極３
０１．３０２と絶縁体３０３が多数並列接続された状態
となり、積層の回数だけ容量が増大する。したがって、
従来の単層の平行平板コンデンサに比べて、電極の面積
を少なくして所定の容量を得ることが可能となり、ＭＭ
ＩＣ増幅器の小形化が容易に達成できる。

なお、上記実施例ではＭＭＩＣ増幅器について説明した
が、これに限定するものでなく、他の高周波集積回路に
適用しても同様の効果を奏することはいうまでもない。

〔発明の効果〕

以上説明したように、この発明は集積回路基板上に形成
される電気回路部品のうち、コンデンサを多層の電極お
よび絶縁体から成る積層構造としたので、コンデンサパ
ターンの縮小化が可能となり、小形化した安価な高周波
集積回路が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるＭＭＩＣ増幅器のチ
ップパターンを示す平面図、第２図は、第１図の要部の
詳細を示す拡大断面図、第３図は従来のＭＭＩＣ増幅器
のチップパターンを示す平面図である。 図において、１は高周波トランジスタ、２は抵抗、４は
入力信号端子、５は出力信号端子、６はトランジスタの
直流バイアス印加端子、３１は積層化されたコンデンサ
、３０１はコンデンサの一方ノ電極、３０２はコンデン
サの他方の電極、３０３はコンデンサを形成する絶縁体
である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 高周波トランジスタ、抵抗、コンデンサなどの電気回路
   部品を同一集積回路基板上に形成した高周波集積回路に
   おいて、前記コンデンサを多層の電極および絶縁体から
   構成された積層構造としたことを特徴とする高周波集積
   回路。