JPS63229552A - マイクロプログラムロ−ド方式 - Google Patents
マイクロプログラムロ−ド方式Info
- Publication number
- JPS63229552A JPS63229552A JP62064656A JP6465687A JPS63229552A JP S63229552 A JPS63229552 A JP S63229552A JP 62064656 A JP62064656 A JP 62064656A JP 6465687 A JP6465687 A JP 6465687A JP S63229552 A JPS63229552 A JP S63229552A
- Authority
- JP
- Japan
- Prior art keywords
- control program
- main memory
- control
- loading method
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置のマイクロプログラムロード方
式に関する。
式に関する。
従来、Ｉ／Ｏ制御プログラムはデータ処理装置の電源投
入後に全てのＩ／Ｏ制御プログラムを含んだファイルを
外部記憶装置からメインメモリにロードするか、又はＩ
／Ｏ単位に分割されたＩ／Ｏ制御プログラムを予め作成
された情報に従って選択してロードを行っていた。
入後に全てのＩ／Ｏ制御プログラムを含んだファイルを
外部記憶装置からメインメモリにロードするか、又はＩ
／Ｏ単位に分割されたＩ／Ｏ制御プログラムを予め作成
された情報に従って選択してロードを行っていた。
上述の従来のマイクロプログラムローダでは全部又は指
定されたＩ／Ｏ制御プログラムが、ソフトウェアにより
使用されるか否かにかかわらず無条件にメインメモリ上
にロードされる。したがって、高度な機能を持つ容量の
大きなＩ／Ｏ制御プログラムの場合はこれによりメイン
メモリの容量を圧迫し、メインメモリの効率的利用が計
られないという欠点がある。
定されたＩ／Ｏ制御プログラムが、ソフトウェアにより
使用されるか否かにかかわらず無条件にメインメモリ上
にロードされる。したがって、高度な機能を持つ容量の
大きなＩ／Ｏ制御プログラムの場合はこれによりメイン
メモリの容量を圧迫し、メインメモリの効率的利用が計
られないという欠点がある。
Ｃ問題点を解決するための手段〕
本発明のマイクロプログラムローダは、Ｉ／Ｏ制御プロ
グラムの属性、リンク情報を含むヘッダ部とＩ／Ｏ制御
プログラムのコードデータ部からなるデータファイルを
記憶する外部記憶装置と、ソフトウェアによって上記デ
ータファイルを前記外部記憶装置からメインメモリ上に
読出す手段と、読出された前記Ｉ／Ｏ制御プログラムを
ヘッダ情報に従ってすでにメインメモリ上にロードされ
ているＩ／Ｏ制御プログラムとリンクし制御を開始させ
る手段とを有している゛。
グラムの属性、リンク情報を含むヘッダ部とＩ／Ｏ制御
プログラムのコードデータ部からなるデータファイルを
記憶する外部記憶装置と、ソフトウェアによって上記デ
ータファイルを前記外部記憶装置からメインメモリ上に
読出す手段と、読出された前記Ｉ／Ｏ制御プログラムを
ヘッダ情報に従ってすでにメインメモリ上にロードされ
ているＩ／Ｏ制御プログラムとリンクし制御を開始させ
る手段とを有している゛。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例を示すブロック図である。データ処
理装置の電源を投入すると読出し専用メモリｌ上のロー
ダが外部記憶装置２に記録されている基本Ｉ／Ｏ制御プ
ログラム／Ｏ゜１１．１２をメインメモリ３上に基本Ｉ
／Ｏ制御プログラム２０．２１．２２としてロードし、
基本制御Ｉ／Ｏテーブルポインタ３０，３１．３２に各
基本Ｉ／Ｏ制御プログラムの先頭アドレスを登録する事
によりデータ処理装置の制御を開始する。メインメモリ
３上には各種ソフトウェアが存在するが、読出し専用メ
モリ１上のローダによりロードされていないＩ／Ｏ制御
プログラム１４で制御されるＩｌｏを使用するソフトウ
ェアの場合、使用を開始する時点で外部記憶装置２上の
ヘッダ１３およびＩ／Ｏ制御プログラム１４から成るデ
ータファイルをメインメモリ３上のソフトウェア領域に
ヘッダ２３、Ｉ／Ｏ制御プログラム２４として読み出す
。その後メインメモリ３上のソフトウェアロードによる
Ｉ／Ｏ制御テーブルポインタ３４にＩ／Ｏ制御プログラ
ム２４の先頭アドレスを登録しＩｌｏの°制御を開始す
る。この際Ｉ／Ｏの種類によっては割込のレベル等の登
録も行う必要のある場合もある。
は本発明の一実施例を示すブロック図である。データ処
理装置の電源を投入すると読出し専用メモリｌ上のロー
ダが外部記憶装置２に記録されている基本Ｉ／Ｏ制御プ
ログラム／Ｏ゜１１．１２をメインメモリ３上に基本Ｉ
／Ｏ制御プログラム２０．２１．２２としてロードし、
基本制御Ｉ／Ｏテーブルポインタ３０，３１．３２に各
基本Ｉ／Ｏ制御プログラムの先頭アドレスを登録する事
によりデータ処理装置の制御を開始する。メインメモリ
３上には各種ソフトウェアが存在するが、読出し専用メ
モリ１上のローダによりロードされていないＩ／Ｏ制御
プログラム１４で制御されるＩｌｏを使用するソフトウ
ェアの場合、使用を開始する時点で外部記憶装置２上の
ヘッダ１３およびＩ／Ｏ制御プログラム１４から成るデ
ータファイルをメインメモリ３上のソフトウェア領域に
ヘッダ２３、Ｉ／Ｏ制御プログラム２４として読み出す
。その後メインメモリ３上のソフトウェアロードによる
Ｉ／Ｏ制御テーブルポインタ３４にＩ／Ｏ制御プログラ
ム２４の先頭アドレスを登録しＩｌｏの°制御を開始す
る。この際Ｉ／Ｏの種類によっては割込のレベル等の登
録も行う必要のある場合もある。
第２図はヘッダ１３とＩ／Ｏ制御プログラム１４からな
るデータファイルの構成について説明する図である。ヘ
ッダ１３には割込レベル等が登録されている。Ｉ／Ｏ制
御プログラム１４はＩ／Ｏ制御テーブル１５とコード１
６からなり、Ｉ／Ｏ制御ブロック１５にはコード部１６
のＩ／Ｏ初期化、起動、割込発生時の各処理のアドレス
がＡのアドレスからのオフセットとして登録されている
。
るデータファイルの構成について説明する図である。ヘ
ッダ１３には割込レベル等が登録されている。Ｉ／Ｏ制
御プログラム１４はＩ／Ｏ制御テーブル１５とコード１
６からなり、Ｉ／Ｏ制御ブロック１５にはコード部１６
のＩ／Ｏ初期化、起動、割込発生時の各処理のアドレス
がＡのアドレスからのオフセットとして登録されている
。
本発明によりＩ／Ｏ制御プログラムのロードと制御の開
始指示をソフトウェアから行うことを可能にすることに
より、大容量のＩ／Ｏ制御プログラムを上位プログラム
で使用を宣言した時点でメインメモリ上にロードして制
御を行うため、未使用時には大きなメインメモリ容量を
確保する事ができ、メインメモリの効率的な使用を行う
効果がある。
始指示をソフトウェアから行うことを可能にすることに
より、大容量のＩ／Ｏ制御プログラムを上位プログラム
で使用を宣言した時点でメインメモリ上にロードして制
御を行うため、未使用時には大きなメインメモリ容量を
確保する事ができ、メインメモリの効率的な使用を行う
効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
データファイルの構成を示す図である。 １・・・読出し専用メモリ、２・・・外部記憶装置、３
・・・メインメモリ、／Ｏ，１１．１２・・・基本Ｉ／
Ｏ制御プログラム、１３・・・ヘッダ、１４・・・Ｉ／
Ｏ制御プログラム、２０，２１．２２・・・基本Ｉ／Ｏ
制御プログラム、２３・・・ヘッダ、２４・・・Ｉ／Ｏ
制御プログラム、３０．３１．３２・・・基本Ｉ／Ｏ制
御テーブルポインタ、３４・・・ソフトウェアロードに
よるＩ／Ｏ制御テーブルポインタ。 第１ 図 第２ 図
データファイルの構成を示す図である。 １・・・読出し専用メモリ、２・・・外部記憶装置、３
・・・メインメモリ、／Ｏ，１１．１２・・・基本Ｉ／
Ｏ制御プログラム、１３・・・ヘッダ、１４・・・Ｉ／
Ｏ制御プログラム、２０，２１．２２・・・基本Ｉ／Ｏ
制御プログラム、２３・・・ヘッダ、２４・・・Ｉ／Ｏ
制御プログラム、３０．３１．３２・・・基本Ｉ／Ｏ制
御テーブルポインタ、３４・・・ソフトウェアロードに
よるＩ／Ｏ制御テーブルポインタ。 第１ 図 第２ 図
Claims (1)
- メインメモリに格納されるＩ／Ｏ制御プログラムにより
制御されるマイクロプログラム制御式データ処理装置に
おけるマイクロプログラムロード方式において、Ｉ／Ｏ
制御プログラムの属性、リンク情報を含むヘッダ部とＩ
／Ｏ制御プログラムのコードデータ部からなるデータフ
ァイルを記憶する外部記憶装置と、ソフトウェアによっ
て前記データファイルを前記外部記憶装置がらメインメ
モリ上に読出す手段と、読出された前記Ｉ／Ｏ制御プロ
グラムを前記ヘッダ情報に従ってすでにメインメモリ上
にロードされているＩ／Ｏ制御プログラムとリンクし制
御を開始させる手段とを有することを特徴とするマイク
ロプログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064656A JPS63229552A (ja) | 1987-03-18 | 1987-03-18 | マイクロプログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62064656A JPS63229552A (ja) | 1987-03-18 | 1987-03-18 | マイクロプログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63229552A true JPS63229552A (ja) | 1988-09-26 |
Family
ID=13264484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62064656A Pending JPS63229552A (ja) | 1987-03-18 | 1987-03-18 | マイクロプログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229552A (ja) |
-
1987
- 1987-03-18 JP JP62064656A patent/JPS63229552A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740254A3 (en) | Microprocessor and method for setting up its peripheral functions | |
| JPS63229552A (ja) | マイクロプログラムロ−ド方式 | |
| JPS62125452A (ja) | 記憶装置のデ−タバツクアツプ方式 | |
| JPS6345636A (ja) | プログラムロ−ド方式 | |
| JPS61115155A (ja) | 情報処理装置の制御方式 | |
| JP2990609B2 (ja) | 計算機システム | |
| JPS5942332B2 (ja) | プログラムロ−ド方式 | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JP2961781B2 (ja) | データ処理装置 | |
| JPS6250945A (ja) | プログラムロ−デイング方式 | |
| JPH02236754A (ja) | 情報処理装置 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| KR100249776B1 (ko) | 자료 편집기의 점진적 구현이 가능한 자료 저장/로드 방법 | |
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| JPS62151932A (ja) | マイクロプログラム制御式デ−タ処理装置 | |
| JPS63231545A (ja) | フアイル転送システム | |
| JPH0287227A (ja) | データ処理装置 | |
| KR890016477A (ko) | 전자식 교환기의 운용 프로그램 및 데이타 로딩방법 | |
| JPH04152488A (ja) | Ｉｃカード | |
| JPH02165358A (ja) | 学習機能付きプログラムロード方式 | |
| EP0382529A3 (en) | Microprocessor having store buffer | |
| JPS63177234A (ja) | フアイルセ−ブ・ロ−ド方法 | |
| JPH04205694A (ja) | 情報記憶装置を有する電子装置 | |
| JPS62282321A (ja) | 電子式タイプライタ− | |
| JPS63310040A (ja) | デ−タ採取方式 |