JPS63234577A - ホ−ル効果半導体集積回路 - Google Patents
ホ−ル効果半導体集積回路Info
- Publication number
- JPS63234577A JPS63234577A JP62069303A JP6930387A JPS63234577A JP S63234577 A JPS63234577 A JP S63234577A JP 62069303 A JP62069303 A JP 62069303A JP 6930387 A JP6930387 A JP 6930387A JP S63234577 A JPS63234577 A JP S63234577A
- Authority
- JP
- Japan
- Prior art keywords
- hall
- differential amplifier
- semiconductor integrated
- hall effect
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ホール効果素子とこの出力を増幅する差動ア
ンプとを単一の基板内に一体的に作り込んだホール効果
半導体集積回路に関する。
ンプとを単一の基板内に一体的に作り込んだホール効果
半導体集積回路に関する。
従来の技術
ＧａＡｓ等の化合物半導体の応用範囲は拡大の一途をた
どっており、単体の半導体素子にとどまらず、半導体集
積回路までが実現されるに至ってい２ ・′・ る。この半導体集積回路の一つとしてＧａＡｓホール素
子とこの出力を増幅する差動アンプとを単一の基板内に
集積化したホール効果半導体集積回路（以下ホールＮＯ
と記す）がある。
どっており、単体の半導体素子にとどまらず、半導体集
積回路までが実現されるに至ってい２ ・′・ る。この半導体集積回路の一つとしてＧａＡｓホール素
子とこの出力を増幅する差動アンプとを単一の基板内に
集積化したホール効果半導体集積回路（以下ホールＮＯ
と記す）がある。
第３図は、かかるホールＩＣの回路構成を示すブロック
図であり、図示するようにＧａＡｓホール素子１と、と
のＧａＡｓホール素子からの出力が差動形式で入力され
る差動アンプ２を備えている。
図であり、図示するようにＧａＡｓホール素子１と、と
のＧａＡｓホール素子からの出力が差動形式で入力され
る差動アンプ２を備えている。
また、差動アンプは、ショットキーＦＥＴ （以下ＭＥ
ＳＦＥＴと記す）を主体として構成され、その回路構成
は、第４図で示すように、ホール電圧増幅用のＭＥＳＦ
ＥＴ３，４、定電流源用ＭＥＳＦＦＴ５および負荷抵抗
６，７とを備えたもので、ＭＥＳＦＥＴ３と４のゲート
に繋る入力端子８と９にＧａＡｓホール素子からの出力
が入力され、増幅出力が端子１０から出力される。
ＳＦＥＴと記す）を主体として構成され、その回路構成
は、第４図で示すように、ホール電圧増幅用のＭＥＳＦ
ＥＴ３，４、定電流源用ＭＥＳＦＦＴ５および負荷抵抗
６，７とを備えたもので、ＭＥＳＦＥＴ３と４のゲート
に繋る入力端子８と９にＧａＡｓホール素子からの出力
が入力され、増幅出力が端子１０から出力される。
ところで、このような回路構成とされた差動アンプのＡ
点の電位をｖＡｌｖＳＳ電位を所定の負電位とし、ｖＤ
Ｄ電位を零電位とするとき、一般にＶ。
点の電位をｖＡｌｖＳＳ電位を所定の負電位とし、ｖＤ
Ｄ電位を零電位とするとき、一般にＶ。
は−３’ｓｓ程度である。また、ＧａＡＳホール素子の
出力端の電位Ｖ。（入力端子の電位）は２ ｖ８Ｂ程度
である。このため、差動アンプの入力部を形成するＭＥ
ＳＦＥＴ８．９のゲートとソースとの間には、ｖｏとＶ
、との差の電位である一τｖｓａ程度の電位が発生する
。
出力端の電位Ｖ。（入力端子の電位）は２ ｖ８Ｂ程度
である。このため、差動アンプの入力部を形成するＭＥ
ＳＦＥＴ８．９のゲートとソースとの間には、ｖｏとＶ
、との差の電位である一τｖｓａ程度の電位が発生する
。
したがって、ＭＥＳＦＥＴを相互コンダクタンスｇｍが
大きな領域で動作させるためには、ＭＥＳＦＥＴ（７）
Ｌきい値電圧’ｉ ０．５〜− ＴｌＶ。
大きな領域で動作させるためには、ＭＥＳＦＥＴ（７）
Ｌきい値電圧’ｉ ０．５〜− ＴｌＶ。
程度の範囲に設定する必要があり、このような設定がな
されていた。
されていた。
発明が解決しようとする問題点
このような回路構成とされた差動アンプでは、こ扛の構
成主体であるホール電圧増幅用のＭＥＳＦＥＴのしきい
値電圧が上記のように０．５〜−〒２ ＶＢＢ程度の極
めて狭い範囲に設定されるため、安定な動作がなされる
動作範囲も狭くなる。
成主体であるホール電圧増幅用のＭＥＳＦＥＴのしきい
値電圧が上記のように０．５〜−〒２ ＶＢＢ程度の極
めて狭い範囲に設定されるため、安定な動作がなされる
動作範囲も狭くなる。
したがって、広い範囲で安定な動作をさせるためには、
ｖｓｓを高めなければならない問題があった。
ｖｓｓを高めなければならない問題があった。
問題点を解決するための手段
本発明は、ｖｓｓ’に高めることなく広い範囲で安定に
動作するホールＩＣの実現を意図してなされたもので、
本発明のホールＩＣの特徴は、ホール効果素子とショッ
トキーＦＥＴおよび抵抗で構成された差動アンプとを単
一基板内に一体的に作り込むとともに、前記ホール素子
の出力発生点が前記差動アンプの入力端子に結合され、
さらに、前記ホール素子が抵抗を介して電源電圧供給ラ
インに接続さ扛ているところにある。
動作するホールＩＣの実現を意図してなされたもので、
本発明のホールＩＣの特徴は、ホール効果素子とショッ
トキーＦＥＴおよび抵抗で構成された差動アンプとを単
一基板内に一体的に作り込むとともに、前記ホール素子
の出力発生点が前記差動アンプの入力端子に結合され、
さらに、前記ホール素子が抵抗を介して電源電圧供給ラ
インに接続さ扛ているところにある。
作用
本発明のホールＩＣでは、ホール素子と電源電圧供給ラ
インとの間に接続した抵抗の値とホール素子の入力抵抗
の値との比の選定でホール素子の出力電位をｖｓｓに近
づけることができ、したがって、差動アンプの構成主体
であるホール電圧増幅用ＭＩＣ８ＦＥＴのゲートとソー
ス間の電位を従来のホールＩＣのそｎよりも高めること
ができる。
インとの間に接続した抵抗の値とホール素子の入力抵抗
の値との比の選定でホール素子の出力電位をｖｓｓに近
づけることができ、したがって、差動アンプの構成主体
であるホール電圧増幅用ＭＩＣ８ＦＥＴのゲートとソー
ス間の電位を従来のホールＩＣのそｎよりも高めること
ができる。
実施例
以下に図面を参照して本発明の詳細な説明する０第１図
は、本発明にかかるホールＩＣの回路構成を例示するブ
ロック図であり、ＧａＡｓホール素子１と、このＧａＡ
ｓホール素子からの出力が差動形式で入力される差動ア
ンプ２を備えている点では従来のホールＩＣと同じであ
るが、図示するよウニ、０１ＬＡＳホール素子１ト電源
電圧（ｖＤＤ）ノ供給ラインとの間に抵抗１１が接続さ
れている点で従来のホールＩＣとは相違している。しだ
がって、ＧａＡｓホール素子には、この抵抗１１を介し
てＶＤＤが印加されることになる。
は、本発明にかかるホールＩＣの回路構成を例示するブ
ロック図であり、ＧａＡｓホール素子１と、このＧａＡ
ｓホール素子からの出力が差動形式で入力される差動ア
ンプ２を備えている点では従来のホールＩＣと同じであ
るが、図示するよウニ、０１ＬＡＳホール素子１ト電源
電圧（ｖＤＤ）ノ供給ラインとの間に抵抗１１が接続さ
れている点で従来のホールＩＣとは相違している。しだ
がって、ＧａＡｓホール素子には、この抵抗１１を介し
てＶＤＤが印加されることになる。
ところで、抵抗１１の値をＲａ 、 ＧａＡｓ ホー
ル素子の入力抵抗をＲｂとすると、ＧａＡｓ ホール
素子１からのホール出力電圧ＶＢは ・・・・・・・・・（１） となる。ここでαはＲａ／Ｒｂである。
ル素子の入力抵抗をＲｂとすると、ＧａＡｓ ホール
素子１からのホール出力電圧ＶＢは ・・・・・・・・・（１） となる。ここでαはＲａ／Ｒｂである。
一方、差動アンプの構成は第４図で示した構成たがって
、差動アンプの構成主体であるＭＩＣ８ＦＫＴのゲート
とソース間の電位は、 ６、−１ ・・・・・・（２） となる。
、差動アンプの構成主体であるＭＩＣ８ＦＫＴのゲート
とソース間の電位は、 ６、−１ ・・・・・・（２） となる。
しだがって、α＝０のときにはゲートとソースすなわち
、α−０の条件はＲａが０、 したがって、抵抗１１の
ない従来の構成そのもので、１、だが、抵抗１１を接続
し、この抵抗値Ｒａの選定でα＝１の条件を成立させる
と、しきい値電圧と範囲でＭＥｆ！３ＦＥＴ の動作
が可能となる。
、α−０の条件はＲａが０、 したがって、抵抗１１の
ない従来の構成そのもので、１、だが、抵抗１１を接続
し、この抵抗値Ｒａの選定でα＝１の条件を成立させる
と、しきい値電圧と範囲でＭＥｆ！３ＦＥＴ の動作
が可能となる。
第２図は、ＶＢ２が一６ｖである時の、α＝０とα＝１
における動作可能なしきい値電圧を示した図であり、本
発明のホールＩＣでは一〇、５〜Ｑ、６Ｖの広い範囲の
しきい値電圧で動作可能である。
における動作可能なしきい値電圧を示した図であり、本
発明のホールＩＣでは一〇、５〜Ｑ、６Ｖの広い範囲の
しきい値電圧で動作可能である。
なお、以上の説明では、Ｌｉ２を負電位、ＶＤ＋１を零
電位として説明したが、Ｖ８ｇを零電位、ＶＤＩＩを７
・ 正電位としてもよい。
電位として説明したが、Ｖ８ｇを零電位、ＶＤＩＩを７
・ 正電位としてもよい。
発明の効果
本発明のホールＩＣは、従来のホールＩＣにくらべて広
範囲なしきい値電圧の設定の下で動作が可能であるため
、製作時におけるしきい値電圧の制御が容易となる。ま
た、広い範囲で安定な動作をさせるにあたり、従来のよ
うにＶＳＳを高める必要がないため、ホールＩＣの電力
消費を低減する効果も奏される。さらに、ホール素子と
電源電圧供給ラインに接続した抵抗は、ホール素子のサ
ージ保護用抵抗としても作用する効果も奏する。
範囲なしきい値電圧の設定の下で動作が可能であるため
、製作時におけるしきい値電圧の制御が容易となる。ま
た、広い範囲で安定な動作をさせるにあたり、従来のよ
うにＶＳＳを高める必要がないため、ホールＩＣの電力
消費を低減する効果も奏される。さらに、ホール素子と
電源電圧供給ラインに接続した抵抗は、ホール素子のサ
ージ保護用抵抗としても作用する効果も奏する。
第１図は、本発明のホールＩＣの回路構成を示すブロッ
ク図、第２図は従来のホールＩＣと本発明のホールＩＣ
の動作可能なしきい値を比較した図、第３図従来のホー
ルＩＣの回路構成を示すブロック図、第４図は差動アン
プ部の回路図である。 １・・・・・・ＧａＡｓホール素子、２・・・・・・差
動アンプ、３．４・・・・・・ホール電圧増幅用ＭＥＳ
ＦＥＴ １ｅｓ・・・定電流源用ＭＥ８ＦＥＴ 、６．
７・・・・・・負荷抵抗、８゜９・・・・・・入力端子
、１ｏ・・・・・・出力端子、１１・・・・・出力電位
を高める抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｑ） 憾
ク図、第２図は従来のホールＩＣと本発明のホールＩＣ
の動作可能なしきい値を比較した図、第３図従来のホー
ルＩＣの回路構成を示すブロック図、第４図は差動アン
プ部の回路図である。 １・・・・・・ＧａＡｓホール素子、２・・・・・・差
動アンプ、３．４・・・・・・ホール電圧増幅用ＭＥＳ
ＦＥＴ １ｅｓ・・・定電流源用ＭＥ８ＦＥＴ 、６．
７・・・・・・負荷抵抗、８゜９・・・・・・入力端子
、１ｏ・・・・・・出力端子、１１・・・・・出力電位
を高める抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｑ） 憾
Claims (1)
- ホール効果素子とショットキーＦＥＴおよび抵抗で構
成された差動アンプとを単一基板内に一体的に作り込む
とともに、前記ホール素子の出力発生点が前記差動アン
プの入力端子に結合され、さらに、前記ホール素子が抵
抗を介して電源電圧供給ラインに接続されていることを
特徴とするホール効果半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069303A JPS63234577A (ja) | 1987-03-24 | 1987-03-24 | ホ−ル効果半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069303A JPS63234577A (ja) | 1987-03-24 | 1987-03-24 | ホ−ル効果半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234577A true JPS63234577A (ja) | 1988-09-29 |
Family
ID=13398657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069303A Pending JPS63234577A (ja) | 1987-03-24 | 1987-03-24 | ホ−ル効果半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149886A (ja) * | 1989-11-07 | 1991-06-26 | Toshiba Corp | ホールｉｃ |
-
1987
- 1987-03-24 JP JP62069303A patent/JPS63234577A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149886A (ja) * | 1989-11-07 | 1991-06-26 | Toshiba Corp | ホールｉｃ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03119814A (ja) | 電流ミラー回路 | |
| EP0181017A1 (en) | Simulated transistor/diode | |
| US4801893A (en) | Forward transimpedance amplifier | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| JP3160000B2 (ja) | バッファ及び利得１を与える方法 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP3343299B2 (ja) | 出力回路 | |
| JPH01162005A (ja) | 増副回路 | |
| JP2676823B2 (ja) | バイアス回路 | |
| JPH0483405A (ja) | 半導体集積回路装置 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JPH0846446A (ja) | ゲートバイアス回路 | |
| JPH051649B2 (ja) | ||
| JP3792012B2 (ja) | 正電圧動作型高周波電力増幅器 | |
| JPH0685569A (ja) | 増幅器回路 | |
| JPS63234705A (ja) | 差動増幅器 | |
| JPH0327606A (ja) | 電界効果トランジスタ増幅回路 | |
| JPH02257317A (ja) | 電流源回路 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH0292020A (ja) | 半導体装置 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
| JPS6314504A (ja) | 増幅回路 | |
| JPH09246872A (ja) | トランジスタのバイアス安定化回路 |