JPS63236347A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63236347A JPS63236347A JP62071286A JP7128687A JPS63236347A JP S63236347 A JPS63236347 A JP S63236347A JP 62071286 A JP62071286 A JP 62071286A JP 7128687 A JP7128687 A JP 7128687A JP S63236347 A JPS63236347 A JP S63236347A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polycrystalline silicon
- region
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
半導体装置の素子領域と配線とのコンタクトを得る手段
として素子領域と配線が直接コンタクトできる多結晶シ
リコン膜が用いられている。
として素子領域と配線が直接コンタクトできる多結晶シ
リコン膜が用いられている。
第２図（ａ）、（ｂ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
第２図（ａ）に示すように、Ｐ型シリコン基板１の表面
に素子形成領域を区画する素子分離用フィールド絶縁膜
２を形成し、前記素子形成領域を含む表面に絶縁膜３を
形成する０次に、前記素子形成領域内にイオン注入法で
Ｎ型拡散領域５を選択的に形成し、Ｎ型拡散領域５の上
の絶縁膜３の一部を選択的に開口してコンタクト用窓を
形成する。
に素子形成領域を区画する素子分離用フィールド絶縁膜
２を形成し、前記素子形成領域を含む表面に絶縁膜３を
形成する０次に、前記素子形成領域内にイオン注入法で
Ｎ型拡散領域５を選択的に形成し、Ｎ型拡散領域５の上
の絶縁膜３の一部を選択的に開口してコンタクト用窓を
形成する。
次に、第２図（ｂ）に示すように、前記窓に露出するＮ
型拡散領域５の一部を覆い、且つ絶縁膜３の上に延在し
てＮ型不純物を含む多結晶シリコン膜４を選択的に形成
し、熱処理により多結晶シリコン膜４とＮ型拡散領域と
のコンタクトを得る。
型拡散領域５の一部を覆い、且つ絶縁膜３の上に延在し
てＮ型不純物を含む多結晶シリコン膜４を選択的に形成
し、熱処理により多結晶シリコン膜４とＮ型拡散領域と
のコンタクトを得る。
上述した従来の半導体装置の製造方法は拡散領域のコン
タクト抵抗の増大を抑える為にコンタクト接触面積を小
さくすることができない。即ち拡散領域と多結晶シリコ
ン膜間の重なり部分の面積が装置の平面的な縮小の障害
となる。
タクト抵抗の増大を抑える為にコンタクト接触面積を小
さくすることができない。即ち拡散領域と多結晶シリコ
ン膜間の重なり部分の面積が装置の平面的な縮小の障害
となる。
また、配線の抵抗を低くする為には、多結晶シリコン膜
に高濃度の不純物を添加する必要があるが、拡散領域と
多結晶シリコン膜が直接接触している為に、多結晶シリ
コン膜への不純物拡散時、或は、その後の製造工程上の
熱処理によって不純物がシリコン基板中に拡散しシリコ
ン基板表面の拡散領域の深さを増大させる。この拡散領
域深さの増大は、他の拡散領域との間の実効的な分離距
離を縮めて絶縁特性を悪化させる。それゆえに、拡散領
域間の絶縁性を確保する為フィールド絶縁膜の幅を広げ
て最小の分離間隔を大きくせねばならず、半導体素子微
細化の障害となる問題点がある。
に高濃度の不純物を添加する必要があるが、拡散領域と
多結晶シリコン膜が直接接触している為に、多結晶シリ
コン膜への不純物拡散時、或は、その後の製造工程上の
熱処理によって不純物がシリコン基板中に拡散しシリコ
ン基板表面の拡散領域の深さを増大させる。この拡散領
域深さの増大は、他の拡散領域との間の実効的な分離距
離を縮めて絶縁特性を悪化させる。それゆえに、拡散領
域間の絶縁性を確保する為フィールド絶縁膜の幅を広げ
て最小の分離間隔を大きくせねばならず、半導体素子微
細化の障害となる問題点がある。
本発明の目的は、半導体素子の微細化を可能とする半導
体装置の製造方法を提供することにある。
体装置の製造方法を提供することにある。
本発明の半導体装置は、−導電型の半導体基板の一生面
に素子形成領域を区画する素子分離用のフィールド絶縁
膜を形成する工程と、前記素子形成領域を含む表面に絶
縁膜を形成し前記絶縁膜上に多結晶シリコン膜を選択的
に形成する工程と、前記多結晶シリコン膜および前記フ
ィールド絶縁膜をマスクとして不純物をイオン注入し前
記素子形成領域に逆導電型の拡散領域を形成し前記拡散
領域上の前記絶縁膜を除去する工程と、前記多結晶シリ
コン膜および前記拡散領域を含む表面に高融点金属膜を
形成する工程とミ不活性ガス雰囲気中で熱処理し前記高
融点金属膜と接触している前記多結晶シリコン膜および
前記拡散領域表面を反応させて高融点金属硅化物膜を形
成する工程と、未反応の前記高融点金属膜を除去して前
記高融点金属硅化物膜によるコンタクトおよび配線を形
成する工程とを含んで構成される。
に素子形成領域を区画する素子分離用のフィールド絶縁
膜を形成する工程と、前記素子形成領域を含む表面に絶
縁膜を形成し前記絶縁膜上に多結晶シリコン膜を選択的
に形成する工程と、前記多結晶シリコン膜および前記フ
ィールド絶縁膜をマスクとして不純物をイオン注入し前
記素子形成領域に逆導電型の拡散領域を形成し前記拡散
領域上の前記絶縁膜を除去する工程と、前記多結晶シリ
コン膜および前記拡散領域を含む表面に高融点金属膜を
形成する工程とミ不活性ガス雰囲気中で熱処理し前記高
融点金属膜と接触している前記多結晶シリコン膜および
前記拡散領域表面を反応させて高融点金属硅化物膜を形
成する工程と、未反応の前記高融点金属膜を除去して前
記高融点金属硅化物膜によるコンタクトおよび配線を形
成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、Ｐ型シリコン基板１の表面
に素子形成領域を区画する素子分離用フィールド絶縁膜
２を形成し、前記素子形成領域を含む表面に膜厚２００
人の絶縁膜３を形成する０次に、絶縁膜３の上に一部が
前記素子形成領域と重なるようにリンを添加した膜厚０
．４μｍの多結晶シリコン膜４を選択的に形成する。
に素子形成領域を区画する素子分離用フィールド絶縁膜
２を形成し、前記素子形成領域を含む表面に膜厚２００
人の絶縁膜３を形成する０次に、絶縁膜３の上に一部が
前記素子形成領域と重なるようにリンを添加した膜厚０
．４μｍの多結晶シリコン膜４を選択的に形成する。
次に、第１図（ｂ）に示すように、多結晶シリコン膜４
およびフィールド絶縁膜２をマスクとしてヒ素をイオン
注入し、前記素子形成領域内にＮ型拡散領域５を形成す
る。次に、Ｎ型拡散領域上の絶縁膜３を選択的に除去し
てコンタクト用窓を形成する。
およびフィールド絶縁膜２をマスクとしてヒ素をイオン
注入し、前記素子形成領域内にＮ型拡散領域５を形成す
る。次に、Ｎ型拡散領域上の絶縁膜３を選択的に除去し
てコンタクト用窓を形成する。
次に、第１図（ｃ）に示すように、前記窓の露出したＮ
型拡散領域５を含む裏面に膜厚５００人のチタニウムＨ
６を堆積させる。
型拡散領域５を含む裏面に膜厚５００人のチタニウムＨ
６を堆積させる。
次に、第１図（ｄ）に示すように、６００°Ｃの窒素雰
囲気中で６０分間の処理を行い、多結晶シリコン膜４お
よびＮ型拡散領域５と接触しているチタニウム膜６を反
応させて厚さ役０．１μｍの硅化チタニウムＭ７を形成
する。このとき、絶縁膜３の側壁部のチタニウム膜６は
上部の多結晶シリコン膜４および下部のＮ型拡散領域表
面から供給されるシリコンと反応して硅化チタニウム膜
が形成され、硅化チタニウム膜７はＮ型拡散領域とコン
タクトし絶縁膜３上まで連続した状態で形成される。
囲気中で６０分間の処理を行い、多結晶シリコン膜４お
よびＮ型拡散領域５と接触しているチタニウム膜６を反
応させて厚さ役０．１μｍの硅化チタニウムＭ７を形成
する。このとき、絶縁膜３の側壁部のチタニウム膜６は
上部の多結晶シリコン膜４および下部のＮ型拡散領域表
面から供給されるシリコンと反応して硅化チタニウム膜
が形成され、硅化チタニウム膜７はＮ型拡散領域とコン
タクトし絶縁膜３上まで連続した状態で形成される。
次に、第１図（ｅ）に示すように、アンモニアと過酸化
水素の混合溶液により未反応のチタニウムＭ６を除去し
、Ｎ型拡散領域とコンタクトし絶縁膜３上に延在する配
線を得る。
水素の混合溶液により未反応のチタニウムＭ６を除去し
、Ｎ型拡散領域とコンタクトし絶縁膜３上に延在する配
線を得る。
なお、高融点金属としてはチタニウム以外に例えばタン
グステン、モリブデン等も使用できる。
グステン、モリブデン等も使用できる。
以上説明したように本発明は、素子領域内の拡散領域表
面とコンタクトし絶縁膜上の多結晶シリコン膜上に延在
する高融点金属硅化物膜を形成することにより、拡散領
域表面に不純物を添加した多結晶シリコン膜を直接接触
させることがなく低抵抗のコンタクトが形成できるため
、拡散領域と多結晶シリコン膜の重なり面積を小さくで
き、拡散領域の深さの増大を抑制して他の拡散領域との
実効的な分離距離を縮める要因を取除き、半導体素子の
微細化を可能にする効果がある。
面とコンタクトし絶縁膜上の多結晶シリコン膜上に延在
する高融点金属硅化物膜を形成することにより、拡散領
域表面に不純物を添加した多結晶シリコン膜を直接接触
させることがなく低抵抗のコンタクトが形成できるため
、拡散領域と多結晶シリコン膜の重なり面積を小さくで
き、拡散領域の深さの増大を抑制して他の拡散領域との
実効的な分離距離を縮める要因を取除き、半導体素子の
微細化を可能にする効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）、（ｂ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・フィールド絶縁膜
、３・・・絶縁膜、４・・・多結晶シリコン膜、５・・
・Ｎ型拡散領域、６・・・チタニウム膜、７・・・硅化
チタニウム膜。 ≦ン１り ４ 図
めの工程順に示した半導体チップの断面図、第２図（ａ
）、（ｂ）は従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・Ｐ型シリコン基板、２・・・フィールド絶縁膜
、３・・・絶縁膜、４・・・多結晶シリコン膜、５・・
・Ｎ型拡散領域、６・・・チタニウム膜、７・・・硅化
チタニウム膜。 ≦ン１り ４ 図
Claims (1)
- 一導電型の半導体基板の一主面に素子形成領域を区画
する素子分離用のフィールド絶縁膜を形成する工程と、
前記素子形成領域を含む表面に絶縁膜を形成し前記絶縁
膜上に多結晶シリコン膜を選択的に形成する工程と、前
記多結晶シリコン膜および前記フィールド絶縁膜をマス
クとして不純物をイオン注入し前記素子形成領域に逆導
電型の拡散領域を形成し前記拡散領域上の前記絶縁膜を
除去する工程と、前記多結晶シリコン膜および前記拡散
領域を含む表面に高融点金属膜を形成する工程と、不活
性ガス雰囲気中で熱処理し前記高融点金属膜と接触して
いる前記多結晶シリコン膜および前記拡散領域表面を反
応させて高融点金属硅化物膜を形成する工程と、未反応
の前記高融点金属膜を除去して前記高融点金属硅化物膜
によるコンタクトおよび配線を形成する工程とを含む半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071286A JPH0611049B2 (ja) | 1987-03-24 | 1987-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071286A JPH0611049B2 (ja) | 1987-03-24 | 1987-03-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236347A true JPS63236347A (ja) | 1988-10-03 |
| JPH0611049B2 JPH0611049B2 (ja) | 1994-02-09 |
Family
ID=13456304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62071286A Expired - Lifetime JPH0611049B2 (ja) | 1987-03-24 | 1987-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611049B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037774A (ja) * | 1983-08-10 | 1985-02-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS612363A (ja) * | 1984-06-14 | 1986-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-24 JP JP62071286A patent/JPH0611049B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037774A (ja) * | 1983-08-10 | 1985-02-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS612363A (ja) * | 1984-06-14 | 1986-01-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611049B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272881A (en) | Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer | |
| JPS58175846A (ja) | 半導体装置の製造方法 | |
| JPH01298765A (ja) | 半導体装置及びその製造方法 | |
| JPH03286536A (ja) | 半導体装置およびその製造方法 | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| US5518938A (en) | Process for fabricating a CMOS transistor having high-voltage metal-gate | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JPH0669234A (ja) | 半導体装置 | |
| JPH0581051B2 (ja) | ||
| JPH08204188A (ja) | 半導体装置およびその製造方法 | |
| JPH0611074B2 (ja) | 半導体装置の製造方法 | |
| US20020068446A1 (en) | Method of forming self-aligned silicide layer | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| JPH0611049B2 (ja) | 半導体装置の製造方法 | |
| JPS60198814A (ja) | 半導体装置の製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPH01110762A (ja) | 半導体装置の製造方法 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH0878357A (ja) | Ｃｏシリサイド層を用いた半導体装置及びその製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JP2001110912A (ja) | 半導体装置の製造方法 | |
| JPH05243566A (ja) | 半導体装置の製造方法 |