JPS632389A - 半導体受光装置の製造方法 - Google Patents
半導体受光装置の製造方法Info
- Publication number
- JPS632389A JPS632389A JP61145839A JP14583986A JPS632389A JP S632389 A JPS632389 A JP S632389A JP 61145839 A JP61145839 A JP 61145839A JP 14583986 A JP14583986 A JP 14583986A JP S632389 A JPS632389 A JP S632389A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- light
- semiconductor
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
受光装置、とくにＡＰＤ（Ａｖａｌａｎｃｈｅ Ｐｈｏ
ｔｏｄｉｏｄｅ）の製造工程において、ガードリング接
合の表面近傍の湾曲と歪を除去し、かつガードリング接
合と受光部の接合を同時に形成できる方法を提起し、ガ
ードリングの耐圧を上げ、製造工程を簡易化する。
ｔｏｄｉｏｄｅ）の製造工程において、ガードリング接
合の表面近傍の湾曲と歪を除去し、かつガードリング接
合と受光部の接合を同時に形成できる方法を提起し、ガ
ードリングの耐圧を上げ、製造工程を簡易化する。
本発明は半導体受光装置、とくにＡＰＤの製造方法に関
する。
する。
ＡＰＤは光通信用の受光素子として用いられ、例えば１
μｍ帯用の素子ではＩｎＰ／ＧａＩｎＡｓ系半導体が用
いられる。
μｍ帯用の素子ではＩｎＰ／ＧａＩｎＡｓ系半導体が用
いられる。
第２図は従来方法で製造されたＡＰＤの断面図である。
図は上記のＴｎＰ／Ｇａ１ｎＡｓ系素子を例にとり説明
する。
する。
図において、ｎ“−ＩｎＰ基板上に光吸収層としてｎ−
ＧａｌｎＡｓ層１、増倍層としてｎ−１ｎＰ層２を液相
成長し、受光部を残してメサエッチし、２度目の液相成
長によりメサ周辺をｎ−４ｎＰ層３で埋め込み、受光部
にＣｄを拡散してｐ型領域１３、受光部周辺にＢｅを注
入してｐ型のガードリング１４を形成する。
ＧａｌｎＡｓ層１、増倍層としてｎ−１ｎＰ層２を液相
成長し、受光部を残してメサエッチし、２度目の液相成
長によりメサ周辺をｎ−４ｎＰ層３で埋め込み、受光部
にＣｄを拡散してｐ型領域１３、受光部周辺にＢｅを注
入してｐ型のガードリング１４を形成する。
上記半導体層構造の表面に反射防止膜、兼バ。
シベーション膜としてＳｉＮ層９を被着し、ガードリン
グ１４上を開口してｐ側電極１１、基板裏面にｎ側電極
１２を形成する。
グ１４上を開口してｐ側電極１１、基板裏面にｎ側電極
１２を形成する。
このような層構造においては、ガードリング部接合が受
光部接合より低濃度のｎ型層に形成されるため、また受
光部のＣｄ拡散接合が階段型接合であるのに対してＢｅ
注入接合は傾斜型接合であるため、ガードリング部の耐
圧が受光部の耐圧より大きくなり、従って受光部におい
て効率よくキャリアの増倍ができる効果、いわゆるガー
ドリング効果を生ずる。
光部接合より低濃度のｎ型層に形成されるため、また受
光部のＣｄ拡散接合が階段型接合であるのに対してＢｅ
注入接合は傾斜型接合であるため、ガードリング部の耐
圧が受光部の耐圧より大きくなり、従って受光部におい
て効率よくキャリアの増倍ができる効果、いわゆるガー
ドリング効果を生ずる。
〔発明が解決しようとする問題点〕
従来方法で製造されたＡＰＤではつぎのような欠点があ
る。
る。
■ Ｃｄ拡散は硬いＳｉＮマスクを用いるため、拡散時
に半導体表面に熱歪が入り、結晶欠陥ができ暗電流を増
す。
に半導体表面に熱歪が入り、結晶欠陥ができ暗電流を増
す。
■ Ｂｅ注入接合境界が表面付近で内側に湾曲するため
、この部分で電界が集中してガードリング耐圧の低下が
起こり、ガードリング効果が不十分となり素子の歩留が
低下していた。
、この部分で電界が集中してガードリング耐圧の低下が
起こり、ガードリング効果が不十分となり素子の歩留が
低下していた。
■ Ｃｄ拡散はイオン注入に比し制御性が悪く拡散深さ
にバラツキがあるため、これが素子歩留低下の一因とな
っていた。
にバラツキがあるため、これが素子歩留低下の一因とな
っていた。
■ Ｃｄ拡散とＢｅ注入という２回の工程を必要とし、
プロセスが複雑であった。
プロセスが複雑であった。
第１図（１）、（２）は本発明の方法を工程順に説明す
るＡＰＤの断面図である。
るＡＰＤの断面図である。
第１図（１）において、基板１０上に成長した光吸収層
となる一導電型の第１の半導体層１上に増倍層となる一
導電型の第２の半導体層２を成長し、受光部以外の該第
２の半導体［２を深さ方向に一部除去し、該第２の半導
体層２上に表面がほぼ平坦になるように一導電型の第３
の半導体層３を成長し、この上に受光部を含む第１の開
口部５を存する第４の半導体層４を形成し、該第１の開
口部５を含んでこれより面積の大きい第２の開口部７を
有する注入阻止層６を形成し、該注入阻止層６をマスク
にして該第２の開口部７より該第３の半導体層３と該第
２の半導体層２に他導電型の不純物を導入する。
となる一導電型の第１の半導体層１上に増倍層となる一
導電型の第２の半導体層２を成長し、受光部以外の該第
２の半導体［２を深さ方向に一部除去し、該第２の半導
体層２上に表面がほぼ平坦になるように一導電型の第３
の半導体層３を成長し、この上に受光部を含む第１の開
口部５を存する第４の半導体層４を形成し、該第１の開
口部５を含んでこれより面積の大きい第２の開口部７を
有する注入阻止層６を形成し、該注入阻止層６をマスク
にして該第２の開口部７より該第３の半導体層３と該第
２の半導体層２に他導電型の不純物を導入する。
第１図（２）において、該注入阻止層６と該第４の・半
導体Ｆ！！４を除去する。
導体Ｆ！！４を除去する。
以上の工程を有する半導体受光装置の製造方法により上
記問題点は解決される。
記問題点は解決される。
本発明は１回のイオン注入により受光部とガードリング
部に同時に接合を形成し、ガードリング部は薄く被着さ
れた第４の半導体層を通して注入されるため前記の存置
な表面の接合湾曲等の発生はこの層内に起こるため、接
合形成後この層を除去することによりガードリング耐圧
を向上するものである。
部に同時に接合を形成し、ガードリング部は薄く被着さ
れた第４の半導体層を通して注入されるため前記の存置
な表面の接合湾曲等の発生はこの層内に起こるため、接
合形成後この層を除去することによりガードリング耐圧
を向上するものである。
本発明の実施例を第１図（１１、（２）を用いて説明す
る。
る。
第１図（１）において、ｎ“−ＩｎＰ基板１０上に第１
の半導体層としてｎ−ＧａｌｎＡｓ層（光吸収層）１、
第２の半導体層としてｎ−１ｎＰ層（増倍層）２を順次
液相成長し、受光部を残してメサエッチし、２度目の液
相成長によりメサ周辺を第３の半導体層としてｎ”−Ｉ
ｎＰ層（埋込層）３で埋め込み、つづいて第４の半導体
層として下層に格子整合したＧａｌｎＡｓ層（またはＧ
ａｌｎＡｓＰ層）４を成長する。
の半導体層としてｎ−ＧａｌｎＡｓ層（光吸収層）１、
第２の半導体層としてｎ−１ｎＰ層（増倍層）２を順次
液相成長し、受光部を残してメサエッチし、２度目の液
相成長によりメサ周辺を第３の半導体層としてｎ”−Ｉ
ｎＰ層（埋込層）３で埋め込み、つづいて第４の半導体
層として下層に格子整合したＧａｌｎＡｓ層（またはＧ
ａｌｎＡｓＰ層）４を成長する。
各層の形成条件をつぎに示す。
ｉさ Ｆ−パント 濃度（μｍ）
（ｃｍ−’）ＧａｌｎＡ
ｓ 層 ０．５ ノンＦ−ブ
〜 １×１０Ｉｔｈｎ−−１ｎＰ層 ３．５
Ｃｄ ５Ｘ１０”ｎ−１ｎＰ層
４．０１０．５ ７ンドーブ（Ｓｎ） （１〜１
．５）ＸＩＯ”ｎ−Ｇａ１ｎＡｓ 層 ２．０
７ンドーブ （５〜１０） ＸＩＯ”ｎ”−
１ｎＰ基板 ＞ ｌＸｌ０”つ
ぎに、ＧａｌｎＡｓ層４に受光部を含んで開口部５を形
成する。
（ｃｍ−’）ＧａｌｎＡ
ｓ 層 ０．５ ノンＦ−ブ
〜 １×１０Ｉｔｈｎ−−１ｎＰ層 ３．５
Ｃｄ ５Ｘ１０”ｎ−１ｎＰ層
４．０１０．５ ７ンドーブ（Ｓｎ） （１〜１
．５）ＸＩＯ”ｎ−Ｇａ１ｎＡｓ 層 ２．０
７ンドーブ （５〜１０） ＸＩＯ”ｎ”−
１ｎＰ基板 ＞ ｌＸｌ０”つ
ぎに、ＧａｌｎＡｓ層４に受光部を含んで開口部５を形
成する。
つぎに注入阻止層としてレジスト６を基板上全面に被着
し、開口部５を含み、かつこれより大面積に開口部７を
形成する。
し、開口部５を含み、かつこれより大面積に開口部７を
形成する。
つぎに、レジスト６をマスクにしてＢｅイオンを基板に
注入してｐ型頭域８を形成する。
注入してｐ型頭域８を形成する。
注入条件はエネルギ１４０ＫｅＶ、 ドーズ量５Ｘ１０
”ｃｍ−”である。
”ｃｍ−”である。
レジスト６を除去し、燐圧下で６５０℃、ＩＨの熱処理
によりＢｅイオンを活性化する。
によりＢｅイオンを活性化する。
ｐ型頭域８の厚さは受光部で１．５μｍ、ガードリング
部で１．０μｍとなる。
部で１．０μｍとなる。
つぎに、ＧａＩｎＡｓ層４を除去する。
上記半導体層構造の表面に反射防止膜、兼パッシベーシ
ョン膜としてＳｉＮ層９を被着し、ガードリング上を開
口してｐ側電極１１、基板裏面にｎ側電極１２を形成す
る。
ョン膜としてＳｉＮ層９を被着し、ガードリング上を開
口してｐ側電極１１、基板裏面にｎ側電極１２を形成す
る。
以上のように形成したＡＰＤではガードリング耐圧は従
来例の１１０〜１２０ｖに対して１４０ｖ以上に向上し
た。この場合の受光部の耐圧は従来例、本発明ともに１
００ｖであった。
来例の１１０〜１２０ｖに対して１４０ｖ以上に向上し
た。この場合の受光部の耐圧は従来例、本発明ともに１
００ｖであった。
以上詳細に説明したように本発明によれば、ガードリン
グ耐圧が向上し、製造プロセスが簡易化される。
グ耐圧が向上し、製造プロセスが簡易化される。
第１図（１）、（２）は本発明の方法を工程順に説明す
るＡＰＤの断面図、 第２図は従来方法で製造されたＡＰＤの断面図である。 図において、 １は第１の半導体層でｎ−ＧａｌｎＡｓ層（光吸収層）
、２は第２の半導体層でｎ−１ｎＰ層（増倍層）、３は
第３の半導体層でｎ−１ｎＰ層（埋込層）、４は第４の
半導体層でＧａｌｎＡｓ層 （またはＧａｌｎＡｓＰ層）、 ５はＧａＩｎＡｓ層４の開口部、 ６はレジスト、 ７はレジスト６の開口部、 ８はｐ型頭域、 ９は反射防止膜、兼パッシベーション膜でＳｉＮ層、 １０はｎ”−１ｎＰ基板、 １１はｐ側電極、 １２はｎ型側電掻
るＡＰＤの断面図、 第２図は従来方法で製造されたＡＰＤの断面図である。 図において、 １は第１の半導体層でｎ−ＧａｌｎＡｓ層（光吸収層）
、２は第２の半導体層でｎ−１ｎＰ層（増倍層）、３は
第３の半導体層でｎ−１ｎＰ層（埋込層）、４は第４の
半導体層でＧａｌｎＡｓ層 （またはＧａｌｎＡｓＰ層）、 ５はＧａＩｎＡｓ層４の開口部、 ６はレジスト、 ７はレジスト６の開口部、 ８はｐ型頭域、 ９は反射防止膜、兼パッシベーション膜でＳｉＮ層、 １０はｎ”−１ｎＰ基板、 １１はｐ側電極、 １２はｎ型側電掻
Claims (1)
- 光吸収層となる一導電型の第１の半導体層（１）上に増
倍層となる一導電型の第２の半導体層（２）を成長し、
受光部以外の該第２の半導体層（２）を深さ方向に一部
除去し、該第２の半導体層（２）上に表面がほぼ平坦に
なるように一導電型の第３の半導体層（３）を成長し、
この上に受光部を含む第１の開口部（５）を有する第４
の半導体層（４）を形成し、該第１の開口部（５）を含
んでこれより面積の大きい第２の開口部（７）を有する
注入阻止層（６）を形成し、該注入阻止層（６）をマス
クにして該第２の開口部（７）より該第３の半導体層（
３）と該第２の半導体層（２）に他導電型の不純物を導
入し、該注入阻止層（６）と該第４の半導体層（４）を
除去する工程を有することを特徴とする半導体受光装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145839A JPS632389A (ja) | 1986-06-20 | 1986-06-20 | 半導体受光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145839A JPS632389A (ja) | 1986-06-20 | 1986-06-20 | 半導体受光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS632389A true JPS632389A (ja) | 1988-01-07 |
Family
ID=15394295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61145839A Pending JPS632389A (ja) | 1986-06-20 | 1986-06-20 | 半導体受光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS632389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016281A (ja) * | 2000-06-29 | 2002-01-18 | Oki Electric Ind Co Ltd | 半導体受光素子製造方法 |
-
1986
- 1986-06-20 JP JP61145839A patent/JPS632389A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016281A (ja) * | 2000-06-29 | 2002-01-18 | Oki Electric Ind Co Ltd | 半導体受光素子製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610416A (en) | Avalanche photodiode with epitaxially regrown guard rings | |
| JP3996699B2 (ja) | 半導体光検出器 | |
| JPS611064A (ja) | 半導体受光装置 | |
| JPH03293780A (ja) | 半導体受光素子 | |
| JPH02202071A (ja) | 半導体受光素子及びその製造方法 | |
| JPH02262379A (ja) | 半導体受光装置及びその製造方法 | |
| JPS61191082A (ja) | 半導体受光素子 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JP2763352B2 (ja) | 半導体受光素子 | |
| JPS61144076A (ja) | 半導体受光素子 | |
| JPS6248079A (ja) | 半導体受光素子 | |
| KR970006610B1 (ko) | 매립 메사 애벌런치 포토다이오드(Buried Mesa Avalanche Photodiode)구조 및 제조방법 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| JPH0241185B2 (ja) | ||
| JPS6328349B2 (ja) | ||
| JPS6244869B2 (ja) | ||
| JPH04246867A (ja) | 半導体光検出器 | |
| JPS6244870B2 (ja) | ||
| JPS61225878A (ja) | 半導体受光素子の製造方法 | |
| JPS6259907B2 (ja) | ||
| JP2657480B2 (ja) | 半導体受光装置 | |
| JPS61129882A (ja) | 半導体受光素子の製造方法 | |
| KR890004430B1 (ko) | 포토다이오우드의 구조 | |
| JPH0548143A (ja) | 半導体受光素子の製造方法 | |
| JPH02253666A (ja) | 半導体受光素子 |