JPS6325356B2 - - Google Patents
Info
- Publication number
- JPS6325356B2 JPS6325356B2 JP54026877A JP2687779A JPS6325356B2 JP S6325356 B2 JPS6325356 B2 JP S6325356B2 JP 54026877 A JP54026877 A JP 54026877A JP 2687779 A JP2687779 A JP 2687779A JP S6325356 B2 JPS6325356 B2 JP S6325356B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- liquid crystal
- film
- display element
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
本発明は、液晶表示素子に関するものである。
さらに詳しくは、積層配置された３枚以上のガラ
ス基板の相互間にそれぞれ液晶層を備えた、いわ
ゆる多層液晶表示素子において、上下の液晶層に
挾まれるように配置された中間ガラス基板の上下
面に設けられた透明導電性被膜、即ち透明電極パ
ターンの構成に関するものである。
さらに詳しくは、積層配置された３枚以上のガラ
ス基板の相互間にそれぞれ液晶層を備えた、いわ
ゆる多層液晶表示素子において、上下の液晶層に
挾まれるように配置された中間ガラス基板の上下
面に設けられた透明導電性被膜、即ち透明電極パ
ターンの構成に関するものである。
従来、液晶表示素子は、第１図に示す如く２枚
のガラス基板１および２を接着し、該両基板の間
に液晶３を封入して構成され、該一対のガラス基
板の液晶と接する側の面に金属酸化物透明導電性
被膜で形成された電極パターン４を有していた。
この様な液晶表示素子の使用される腕時計等の分
野においては、限られた表示面積の中に様々な形
態の表示をすることが要求され、電極形状は複雑
をきわめ、一個の表示素子で表示しうる情報量
は、限界となりつつある。そこで最近は、複数個
の表示素子を重ねて一体化し、複数の液晶層とこ
れに対応する電極を有した多層液晶表示素子が実
用化され始めた。この様な多層液晶表示素子を製
作する場合、第２図に示す様に複数個の完成した
表示素子２１，２２を接着剤２３等で固着して一
体化する方法もあるが、この場合表示素子の総厚
が厚くなり、又接着時に気泡が混入し易く、見映
えを損ねるという欠点がある。そこで例えば２層
で構成された表示素子を得る場合、第３図に示す
如く３枚のガラス基板３１，３２及び３３を用い
て、２つの液晶層３４および３５を有する２層表
示素子を製作することが考えられる。この場合中
央のガラス基板３２の上下両面に電極パターン３
６，３７を形成することが必要となる。
のガラス基板１および２を接着し、該両基板の間
に液晶３を封入して構成され、該一対のガラス基
板の液晶と接する側の面に金属酸化物透明導電性
被膜で形成された電極パターン４を有していた。
この様な液晶表示素子の使用される腕時計等の分
野においては、限られた表示面積の中に様々な形
態の表示をすることが要求され、電極形状は複雑
をきわめ、一個の表示素子で表示しうる情報量
は、限界となりつつある。そこで最近は、複数個
の表示素子を重ねて一体化し、複数の液晶層とこ
れに対応する電極を有した多層液晶表示素子が実
用化され始めた。この様な多層液晶表示素子を製
作する場合、第２図に示す様に複数個の完成した
表示素子２１，２２を接着剤２３等で固着して一
体化する方法もあるが、この場合表示素子の総厚
が厚くなり、又接着時に気泡が混入し易く、見映
えを損ねるという欠点がある。そこで例えば２層
で構成された表示素子を得る場合、第３図に示す
如く３枚のガラス基板３１，３２及び３３を用い
て、２つの液晶層３４および３５を有する２層表
示素子を製作することが考えられる。この場合中
央のガラス基板３２の上下両面に電極パターン３
６，３７を形成することが必要となる。
通常、透明導電性被膜の電極パターンを形成を
する場合、複雑な電極パターン形状を得るために
は、フオトエツチング法が用いられる。この方法
は、一般的に次の様な手順で行なわれる。即ちま
ず最初にガラス基板のほぼ全面に蒸着等の方法で
金属酸化物の透明導電性被膜を一様に形成し、こ
の被膜上にフオトレジスト被膜をスピンナー等に
より形成し、しかる後この被膜上にフオトマスク
を載せて、その上から紫外線等を照射して露光
し、更にこれを現像液に浸漬する等により現像し
た後、100℃前後の温度でベーキングし、しかる
後エツチング液に浸漬する等により、不要部分の
フオトレジストを除去する。しかる後、フオトレ
ジストによつて保護されていない、即ち露出した
透明導電性被膜部をエツチング除去し、最後にフ
オトレジスト被膜を剥離除去して電極パターンの
形成を完了する。
する場合、複雑な電極パターン形状を得るために
は、フオトエツチング法が用いられる。この方法
は、一般的に次の様な手順で行なわれる。即ちま
ず最初にガラス基板のほぼ全面に蒸着等の方法で
金属酸化物の透明導電性被膜を一様に形成し、こ
の被膜上にフオトレジスト被膜をスピンナー等に
より形成し、しかる後この被膜上にフオトマスク
を載せて、その上から紫外線等を照射して露光
し、更にこれを現像液に浸漬する等により現像し
た後、100℃前後の温度でベーキングし、しかる
後エツチング液に浸漬する等により、不要部分の
フオトレジストを除去する。しかる後、フオトレ
ジストによつて保護されていない、即ち露出した
透明導電性被膜部をエツチング除去し、最後にフ
オトレジスト被膜を剥離除去して電極パターンの
形成を完了する。
さて前記２層表示素子の中央のガラス基板３２
の上下面両面に電極を形成する場合は、概略上記
フオト法の手順を繰り返さねばならない。即ち上
記の様にして上面に電極パターン３６を形成され
たガラス基板３２の下面全面に、同様に透明導電
性被膜を一様に形成し、フオトレジスト被膜形
成、露光、現像、ベーキングの各工程を行ない、
ここで上面の電極パターン３６を保護するため
に、該電極パターン３６の表面上にエツチングレ
ジスト被膜を形成し、しかる後、エツチング、レ
ジスト膜剥離という工程を経て上下両面に電極パ
ターン３６，３７が形成される。
の上下面両面に電極を形成する場合は、概略上記
フオト法の手順を繰り返さねばならない。即ち上
記の様にして上面に電極パターン３６を形成され
たガラス基板３２の下面全面に、同様に透明導電
性被膜を一様に形成し、フオトレジスト被膜形
成、露光、現像、ベーキングの各工程を行ない、
ここで上面の電極パターン３６を保護するため
に、該電極パターン３６の表面上にエツチングレ
ジスト被膜を形成し、しかる後、エツチング、レ
ジスト膜剥離という工程を経て上下両面に電極パ
ターン３６，３７が形成される。
この様に一枚のガラス基板の上下両面に電極パ
ターン形成をするためには、予め形成された上面
の電極パターン３６を、エツチング工程で保護す
るための耐エツチング保護膜が必要である。この
様な保護膜を形成することは、いたずらに製造工
程を増すばかりか、この保護膜形成のために上面
の電極パターンや下面のフオトレジスト被膜を損
傷し、エツチング不良を増大し、製造コストを引
き上げる原因となり、又、資源の無駄使いともな
る。
ターン形成をするためには、予め形成された上面
の電極パターン３６を、エツチング工程で保護す
るための耐エツチング保護膜が必要である。この
様な保護膜を形成することは、いたずらに製造工
程を増すばかりか、この保護膜形成のために上面
の電極パターンや下面のフオトレジスト被膜を損
傷し、エツチング不良を増大し、製造コストを引
き上げる原因となり、又、資源の無駄使いともな
る。
そこで本発明に於いては、この様に一枚の透明
基板の両面に透明電極パターンを形成する場合、
一方の面と他方の面とでエツチング特性の異なる
金属酸化物透明導電性被膜をそれぞれ形成し、さ
らにその被膜のうち、片方の面に形成された金属
酸化物透明導電性被膜に対してのみエツチングレ
ートが高くなるエツチング液２種類をそれぞれ使
用することにより、前述の様な保護膜を形成する
ことを省略し、一枚の基板の両面に透明電極パタ
ーンを形成することができる。
基板の両面に透明電極パターンを形成する場合、
一方の面と他方の面とでエツチング特性の異なる
金属酸化物透明導電性被膜をそれぞれ形成し、さ
らにその被膜のうち、片方の面に形成された金属
酸化物透明導電性被膜に対してのみエツチングレ
ートが高くなるエツチング液２種類をそれぞれ使
用することにより、前述の様な保護膜を形成する
ことを省略し、一枚の基板の両面に透明電極パタ
ーンを形成することができる。
以下、本発明の実施例について説明する。
（実施例）
一枚のガラス基板の一方の面には第１の金属酸
化物透明導電性被膜として酸化第２錫（SnO2）
被膜をスパツタ、CVD、スプレー法等により形
成し、前述のフオトレジスト法により、フオトレ
ジスト塗布、露光、現像、ベーキング、エツチン
グ、及びレジスト膜剥離の各工程を経て電極パタ
ーンを形成し、しかる後他方の面には第２の金属
酸化物透明導電性被膜として酸化インジウム
（In2O3）被膜を蒸着等により形成し、同様にフオ
トレジスト塗布、露光、現像、ベーキング、エツ
チング及びレジスト膜剥離のフオト法工程を経
て、一枚のガラス基板の上下両面に透明導電性被
膜の電極パターンを形成する。ここで酸化第二錫
と酸化インジウムのエツチングレートに差を持た
せるため、酸化第二錫に対する第１のエツチング
液としては亜鉛粉末と稀塩酸等を用いて行なう通
常の酸化第二錫膜のエツチング方法を取れば良い
が、酸化インジウムに対する第２のエツチング液
としては、亜鉛粉末を用いない塩酸浴を使用す
る。酸化第二錫は、酸化インジウムに比べ化学的
に安定な被膜であり、前者は塩酸浴でエツチング
するのは困難であるが後者は比較的容易である。
化物透明導電性被膜として酸化第２錫（SnO2）
被膜をスパツタ、CVD、スプレー法等により形
成し、前述のフオトレジスト法により、フオトレ
ジスト塗布、露光、現像、ベーキング、エツチン
グ、及びレジスト膜剥離の各工程を経て電極パタ
ーンを形成し、しかる後他方の面には第２の金属
酸化物透明導電性被膜として酸化インジウム
（In2O3）被膜を蒸着等により形成し、同様にフオ
トレジスト塗布、露光、現像、ベーキング、エツ
チング及びレジスト膜剥離のフオト法工程を経
て、一枚のガラス基板の上下両面に透明導電性被
膜の電極パターンを形成する。ここで酸化第二錫
と酸化インジウムのエツチングレートに差を持た
せるため、酸化第二錫に対する第１のエツチング
液としては亜鉛粉末と稀塩酸等を用いて行なう通
常の酸化第二錫膜のエツチング方法を取れば良い
が、酸化インジウムに対する第２のエツチング液
としては、亜鉛粉末を用いない塩酸浴を使用す
る。酸化第二錫は、酸化インジウムに比べ化学的
に安定な被膜であり、前者は塩酸浴でエツチング
するのは困難であるが後者は比較的容易である。
上記の実施例では、透明導電膜の化学的エツチ
ングを前提に、酸化第二錫膜による電極形成を、
酸化インジウム膜に先だつて行なつたが、プラズ
マエツチング乃至イオンエツチング等を用いてエ
ツチングを行なう場合、酸化第二錫膜の方が酸化
インジウム膜に比して、エツチング速度が速いの
で上記実施例とは逆に、酸化インジウムの電極形
成を酸化第二錫膜に先だつて行なうことも考えら
れる。
ングを前提に、酸化第二錫膜による電極形成を、
酸化インジウム膜に先だつて行なつたが、プラズ
マエツチング乃至イオンエツチング等を用いてエ
ツチングを行なう場合、酸化第二錫膜の方が酸化
インジウム膜に比して、エツチング速度が速いの
で上記実施例とは逆に、酸化インジウムの電極形
成を酸化第二錫膜に先だつて行なうことも考えら
れる。
上記実施例で示した様に本発明によれば、予め
透明導電膜の電極形成をした一方の面に、エツチ
ングレジスト被膜を形成し、他方の面のエツチン
グに際し、該電極を保護するという工程と最後に
該保護膜を除去するという工程を省略できる。こ
のことは単に二工程の省略による製造工数及び資
材の削減にとどまらず、従来工程で必要としたエ
ツチングレジスト被膜のピンホール及至スクラツ
チ等に起因する工程不良を大幅に減少できる効果
も有し、従つて本発明によれば液晶表示素子の製
造コストを削減し、広く社会に安価なデジタル時
計を提供することが可能となる。
透明導電膜の電極形成をした一方の面に、エツチ
ングレジスト被膜を形成し、他方の面のエツチン
グに際し、該電極を保護するという工程と最後に
該保護膜を除去するという工程を省略できる。こ
のことは単に二工程の省略による製造工数及び資
材の削減にとどまらず、従来工程で必要としたエ
ツチングレジスト被膜のピンホール及至スクラツ
チ等に起因する工程不良を大幅に減少できる効果
も有し、従つて本発明によれば液晶表示素子の製
造コストを削減し、広く社会に安価なデジタル時
計を提供することが可能となる。
なお、中間のガラス基板３２の上面側に液晶層
２４のためのコモン側電極パターンを形成した後
に、該電極パターン上にSiO2等の透明絶縁皮膜
を形成し、しかる後に下面側に液晶層３５用のセ
グメント電極パターンを形成する場合にも、本発
明を適用できることは明らかである。その場合に
は、上記SiO2等の透明絶縁膜が、上面側の電極
パターンの保護の役割を果たすとともに、ガラス
基板からのアリカリイオン溶出の防止膜をも兼用
することになるために、本発明の効果も、より完
全なものとなる。
２４のためのコモン側電極パターンを形成した後
に、該電極パターン上にSiO2等の透明絶縁皮膜
を形成し、しかる後に下面側に液晶層３５用のセ
グメント電極パターンを形成する場合にも、本発
明を適用できることは明らかである。その場合に
は、上記SiO2等の透明絶縁膜が、上面側の電極
パターンの保護の役割を果たすとともに、ガラス
基板からのアリカリイオン溶出の防止膜をも兼用
することになるために、本発明の効果も、より完
全なものとなる。
第１図は従来の液晶表示素子の断面図。第２図
は２個の液晶表示素子を接着して一体化したもの
の断面図。第３図は３枚のガラス基板で構成され
た２層液晶表示素子の断面図を示す。 ３１，３２，３３……ガラス基板、３４，３５
……液晶層、３６，３７……電極パターン。
は２個の液晶表示素子を接着して一体化したもの
の断面図。第３図は３枚のガラス基板で構成され
た２層液晶表示素子の断面図を示す。 ３１，３２，３３……ガラス基板、３４，３５
……液晶層、３６，３７……電極パターン。
Claims (1)
- 【特許請求の範囲】 １ 積層配置された３枚以上の透明基板の相互間
に、それぞれ液晶層を設けてなる多層液晶表示素
子の製造方法において、 (a) 上下から液晶層にはさまれるように配置され
た透明基板の両面に、それぞれエツチング特性
の異なる第１、第２の金属酸化物透明導電性被
膜を形成する工程と、 (b) 前記第１の被膜に対するエツチングレート
が、前記第２の被膜に対するエツチングレート
よりも高い第１のエツチング液でエツチングす
る工程と、 (c) 前記第２の被膜に対するエツチングレート
が、前記第１の被膜に対するエツチングレート
よりも高い第２のエツチング液でエツチングす
る工程とを有し、 前記透明基板の両面に形成された前記第１、第２
の被膜に対しそれぞれエツチングレートの異なる
エツチング液を用いて透明電極パターンを形成す
ることを特徴とする液晶表示素子の製造方法。 ２ 第１の金属酸化物透明導電性被膜が酸化第二
錫で、第２の金属酸化物透明導電性被膜が酸化イ
ンジウムで、第１のエツチング液が亜鉛粉末と稀
塩酸を用いたもので、第２のエツチング液が塩酸
であることを特徴とする特許請求の範囲第１項記
載の液晶表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2687779A JPS55120083A (en) | 1979-03-08 | 1979-03-08 | Liquid crystal display element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2687779A JPS55120083A (en) | 1979-03-08 | 1979-03-08 | Liquid crystal display element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55120083A JPS55120083A (en) | 1980-09-16 |
| JPS6325356B2 true JPS6325356B2 (ja) | 1988-05-25 |
Family
ID=12205516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2687779A Granted JPS55120083A (en) | 1979-03-08 | 1979-03-08 | Liquid crystal display element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55120083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04198842A (ja) * | 1990-11-29 | 1992-07-20 | Orc Mfg Co Ltd | 応力緩和測定装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581108B1 (en) | 2006-08-23 | 2013-11-12 | Rockwell Collins, Inc. | Method for providing near-hermetically coated integrated circuit assemblies |
| US8363189B2 (en) * | 2007-12-18 | 2013-01-29 | Rockwell Collins, Inc. | Alkali silicate glass for displays |
| DE202008015045U1 (de) * | 2008-11-13 | 2009-02-19 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Steckverbinder für Sternvierer-Kabel |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53864A (en) * | 1976-06-23 | 1978-01-07 | Nippon Electric Co | Method of producing thin film circuit connector |
-
1979
- 1979-03-08 JP JP2687779A patent/JPS55120083A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04198842A (ja) * | 1990-11-29 | 1992-07-20 | Orc Mfg Co Ltd | 応力緩和測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55120083A (en) | 1980-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10664112B2 (en) | Method of manufacturing a touch module | |
| US4188095A (en) | Liquid type display cells and method of manufacturing the same | |
| US20120032898A1 (en) | Projected capacitive touch panel and fabrication method thereof | |
| JPH043121A (ja) | 液晶表示装置およびその製造方法 | |
| JP4465740B2 (ja) | 電極基板の製造方法 | |
| JPS6325356B2 (ja) | ||
| CN108666265B (zh) | 一种薄膜晶体管基板及其制备方法 | |
| JPH022519A (ja) | 液晶表示素子の製造方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPS6048738B2 (ja) | 二層型ゲスト・ホスト型液晶表示素子の製造方法 | |
| JPS61243613A (ja) | 透明導電層の形成方法 | |
| JPH03100518A (ja) | 液晶表示素子の製造方法 | |
| JPS60146220A (ja) | 液晶マトリクス表示パネル用電極の製造方法 | |
| JPH0361931B2 (ja) | ||
| JPH0143933B2 (ja) | ||
| JPH0548106A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0587810B2 (ja) | ||
| CN121398196A (zh) | 太阳电池及其制备方法和光伏组件 | |
| JPH03123077A (ja) | 両面加工半導体素子の製造方法 | |
| JPH0418557A (ja) | フォトマスクブランクおよびフォトマスクならびにフォトマスクの製造方法 | |
| JPH08327990A (ja) | 液晶表示素子用電極基板およびその製造方法 | |
| CN2239012Y (zh) | 彩色光传感器 | |
| JPS62250421A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0370330B2 (ja) | ||
| JPS59121084A (ja) | 二層電極基板 |