JPS63254813A - サンプルドデータ回路 - Google Patents
サンプルドデータ回路Info
- Publication number
- JPS63254813A JPS63254813A JP63065565A JP6556588A JPS63254813A JP S63254813 A JPS63254813 A JP S63254813A JP 63065565 A JP63065565 A JP 63065565A JP 6556588 A JP6556588 A JP 6556588A JP S63254813 A JPS63254813 A JP S63254813A
- Authority
- JP
- Japan
- Prior art keywords
- current electrode
- transistor
- clock
- sampled data
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサンプルドデータ回路に関する。
サンプルドデータ回路はなかんずくアナログフィルタに
広く用いられている。多数の現代の電子システムはサン
プルドデータアナログフィルタを使用しているが、これ
はこれらが正確で集積回路（ＩＣ）の形で製作するのに
適しているからである。それらが示す１つの短所はクロ
ック周波数の倍数で放射を示すことである。これが生じ
る傾向のある理由は、データ転送の制御に用いられるス
イッチが総てクロック遷移の期間中に同時に開かなけれ
ばならないからである。
広く用いられている。多数の現代の電子システムはサン
プルドデータアナログフィルタを使用しているが、これ
はこれらが正確で集積回路（ＩＣ）の形で製作するのに
適しているからである。それらが示す１つの短所はクロ
ック周波数の倍数で放射を示すことである。これが生じ
る傾向のある理由は、データ転送の制御に用いられるス
イッチが総てクロック遷移の期間中に同時に開かなけれ
ばならないからである。
従って、スイッチを制御する電流は総て低、または高、
クロック周期の２倍でなければならない。
クロック周期の２倍でなければならない。
この結果システムの供給電力はクロック周波数の２倍の
パルスの形をした重要な成分を運ぶことがある。
パルスの形をした重要な成分を運ぶことがある。
本発明の目的は、この望ましくない成分を著しく減少さ
せることである。
せることである。
本発明によると、その各々が切換手段と蓄積手段とを含
む２つまたはそれ以上の直列接続サンプルドデータステ
ージ、および第１レベルで交互に起きろ第１位相と第２
位相のクロック信号を連続的なステージの切換手段に印
加するクロック手段を有するサンプルドデータ回路の特
徴は、それらのクロック信号が第１レベルとの中間の第
３レベルをも有し、その第３レベルは第１および第２位
相クロック信号によって同時に占められるという点にあ
る。
む２つまたはそれ以上の直列接続サンプルドデータステ
ージ、および第１レベルで交互に起きろ第１位相と第２
位相のクロック信号を連続的なステージの切換手段に印
加するクロック手段を有するサンプルドデータ回路の特
徴は、それらのクロック信号が第１レベルとの中間の第
３レベルをも有し、その第３レベルは第１および第２位
相クロック信号によって同時に占められるという点にあ
る。
その各々が切換手段（６）と蓄積手段ａωとを含む２つ
またはそれ以上の直列接続サンプルドデータステージ（
２）、および第ルベルおよび第２レベルとの間で交替す
る第１および第２位相のクロック信号を連続ステージの
切換手段に印加するクロック手段（６）を含むサンプル
ドデータ回路であって、そのクロック信号はまた第１レ
ベルの他の第３レベルを有し、その第３レベルは第１お
よび第２位相クロック信号によって同時に占められるこ
とを特徴とするサンプルドデータ回路である。
またはそれ以上の直列接続サンプルドデータステージ（
２）、および第ルベルおよび第２レベルとの間で交替す
る第１および第２位相のクロック信号を連続ステージの
切換手段に印加するクロック手段（６）を含むサンプル
ドデータ回路であって、そのクロック信号はまた第１レ
ベルの他の第３レベルを有し、その第３レベルは第１お
よび第２位相クロック信号によって同時に占められるこ
とを特徴とするサンプルドデータ回路である。
る。
本発明の特定の実施例の説明
さて第１図を参照すると、サンプルドデータ回路はクロ
ック発生器４によって制御される多数のサンプルドデー
タステージ２（図にはそのうちの２つだけが示されてい
る）を有する。各サンプルドデータステージはバイポー
ラスイッチ６、蓄積コンデンサｌＯおよびバッファ増幅
器１２を含む。
ック発生器４によって制御される多数のサンプルドデー
タステージ２（図にはそのうちの２つだけが示されてい
る）を有する。各サンプルドデータステージはバイポー
ラスイッチ６、蓄積コンデンサｌＯおよびバッファ増幅
器１２を含む。
そのような組立体がサンプルド信号処理回路の基本的組
立ブロックを構成していてもよい。この組立体または正
の供給線１６とｎｐｎ１８のベースとの間に接続された
電流源１４を含み、前記ベースはまたショットキーダイ
オード２０の陽極とドライバトランジスタ２２のコレク
タとの間に接続されている。ショットキーダイオード２
０の陰極はトランジスタ１８のコレクタに接続されてい
て、このトランジスタとダイオードの組合せはスイッチ
−６を形成し、そのスイッチの状態はドライバトランジ
スタ２２のコレクタ電流の大きさによって制御され、こ
のコレクタ電流の大きさはクロック発生器４からドライ
バトランジスタ２２のベースに印加されるクロック信号
によって制御される。
立ブロックを構成していてもよい。この組立体または正
の供給線１６とｎｐｎ１８のベースとの間に接続された
電流源１４を含み、前記ベースはまたショットキーダイ
オード２０の陽極とドライバトランジスタ２２のコレク
タとの間に接続されている。ショットキーダイオード２
０の陰極はトランジスタ１８のコレクタに接続されてい
て、このトランジスタとダイオードの組合せはスイッチ
−６を形成し、そのスイッチの状態はドライバトランジ
スタ２２のコレクタ電流の大きさによって制御され、こ
のコレクタ電流の大きさはクロック発生器４からドライ
バトランジスタ２２のベースに印加されるクロック信号
によって制御される。
下記の更に説明するように、交互位相のクロック信号は
交互サンプルドデータステージ２に印加されるので、サ
ンプルドデークは周知の方法で順次ステージからスージ
ヘ転送される。
交互サンプルドデータステージ２に印加されるので、サ
ンプルドデークは周知の方法で順次ステージからスージ
ヘ転送される。
サンプルドデータステージに印加されたクロック信号が
低であると、トランジスタ２２は非４電性になり、電流
源１４によって供給された電流はショットキーダイオー
ド２０およびトランジスタ１８を介してステージの入力
ノード２６へ流れ、このノードは前記電流を吸収するよ
うに設計されていなければならない。この状態ではトラ
ンジスタ１８とショットキーダイオード２０の組合わせ
は低インピーダンスを示し、蓄積形コンデンサをノード
２６に印加された信号電圧を表す電圧に充電できるよう
にする。
低であると、トランジスタ２２は非４電性になり、電流
源１４によって供給された電流はショットキーダイオー
ド２０およびトランジスタ１８を介してステージの入力
ノード２６へ流れ、このノードは前記電流を吸収するよ
うに設計されていなければならない。この状態ではトラ
ンジスタ１８とショットキーダイオード２０の組合わせ
は低インピーダンスを示し、蓄積形コンデンサをノード
２６に印加された信号電圧を表す電圧に充電できるよう
にする。
クロック信号が高であると、トランジスタ２２は電流源
１４によって供給された電流より高い電流を吸収するよ
うになり、この実施例ではこの過剰電流は回路４から引
き出されクロック信号を与える。トランジスタ１８は非
導電性になり、コンデンサ１０に蓄積された電圧はクロ
ック周期の終わりにノード２６に印加された信号電圧を
表すレベルに留まっている。信号のこのサンプルはバッ
ファ増幅器１２を介して次のサンプルドデータステージ
へ供給され、この増幅器の出力は次のステージの入力ノ
ードに接続される。
１４によって供給された電流より高い電流を吸収するよ
うになり、この実施例ではこの過剰電流は回路４から引
き出されクロック信号を与える。トランジスタ１８は非
導電性になり、コンデンサ１０に蓄積された電圧はクロ
ック周期の終わりにノード２６に印加された信号電圧を
表すレベルに留まっている。信号のこのサンプルはバッ
ファ増幅器１２を介して次のサンプルドデータステージ
へ供給され、この増幅器の出力は次のステージの入力ノ
ードに接続される。
上述したように、直列に接続された多数のそのような回
路が単一の信号処理配置、例えばフィルタに用いられ、
偶数のステージは第１位相のクロック信号によって制御
され奇数のステージは第２位相のクロック信号によって
制御される。奇数ステージスイッチが非導電性である間
は偶数ステージスイッチだけが導電性であり、偶数ステ
ージスイッチが非導電性である間は奇数ステージスイッ
チだけが導電性であることは明らかであると思われる。
路が単一の信号処理配置、例えばフィルタに用いられ、
偶数のステージは第１位相のクロック信号によって制御
され奇数のステージは第２位相のクロック信号によって
制御される。奇数ステージスイッチが非導電性である間
は偶数ステージスイッチだけが導電性であり、偶数ステ
ージスイッチが非導電性である間は奇数ステージスイッ
チだけが導電性であることは明らかであると思われる。
という訳は、さもなければ信号はクロックの制御の下で
伝播する代わりに直ちに総てのステージを通って伝播す
るからである。従って両方のスイッチが開いている場合
には各クロック遷移時間の周囲の期間がなければならな
い。即ち、総てのドライバトランジスタ２２が電流源１
４によって供給される電流を上回る電流を伝導し吸収し
ていなければならない。
伝播する代わりに直ちに総てのステージを通って伝播す
るからである。従って両方のスイッチが開いている場合
には各クロック遷移時間の周囲の期間がなければならな
い。即ち、総てのドライバトランジスタ２２が電流源１
４によって供給される電流を上回る電流を伝導し吸収し
ていなければならない。
これらの周期の外側では、交替のトランジスタのみが導
伝状態にある。従って、総供給電流はクロック遷移時間
の周囲の期間中の方がその他の期間中より著しく高い。
伝状態にある。従って、総供給電流はクロック遷移時間
の周囲の期間中の方がその他の期間中より著しく高い。
この効果をなくすために、本発明は第２図に示すような
３レベル信号を用いている。クロックの両方の位相によ
って同時に占められている中間レベルはスイッチを開く
のには十分である。高レベルでは、生じる全体の電流の
流れが位相が中間レベルにある場合に生じる電流の流れ
と同じにある。
３レベル信号を用いている。クロックの両方の位相によ
って同時に占められている中間レベルはスイッチを開く
のには十分である。高レベルでは、生じる全体の電流の
流れが位相が中間レベルにある場合に生じる電流の流れ
と同じにある。
従って、従来の２レベルクロック信号でクロック遷移時
間に流れる高電流のパルスは除去される。
間に流れる高電流のパルスは除去される。
さて第３図を参照すると、第２図に示されている形のク
ロック波形を発生させるクロック発生器回路４は入力Ｃ
１，Ｃ１を有し、これらの入力に簡単なオーバラップす
るクロック入力が印加される。
ロック波形を発生させるクロック発生器回路４は入力Ｃ
１，Ｃ１を有し、これらの入力に簡単なオーバラップす
るクロック入力が印加される。
クロック発生器４の入力ＣＩ、ＣＩはｎｐｎバイポーラ
トランジスタＴＩ、Ｔｌ ’のベースにそれぞれ接続さ
れている。これらのトランジスタの各々はそのコレクタ
を供給線２８に接続させ、そのエミッタをそれぞれの抵
抗およびダイオードＲ１、ＤＩおよびＲ１”、ＤＩ′を
介して接地させている。トランジスタＴｌ、ＴＩ’のエ
ミッタはまたそれぞれ抵抗Ｒ２，Ｒ２’を介して回路Ｃ
２゜Ｃ２の出力に接続されている。ダイオードＤＩ。
トランジスタＴＩ、Ｔｌ ’のベースにそれぞれ接続さ
れている。これらのトランジスタの各々はそのコレクタ
を供給線２８に接続させ、そのエミッタをそれぞれの抵
抗およびダイオードＲ１、ＤＩおよびＲ１”、ＤＩ′を
介して接地させている。トランジスタＴｌ、ＴＩ’のエ
ミッタはまたそれぞれ抵抗Ｒ２，Ｒ２’を介して回路Ｃ
２゜Ｃ２の出力に接続されている。ダイオードＤＩ。
ＤＩ’の陰極はそれぞれトランジスタＴ２．Ｔ２′ノヘ
ースに接続されている。トランジスタＴ２゜Ｔ２’のコ
レクタはそれぞれ出力Ｃ２，Ｃ２′に接続され、トラン
ジスタのエミッタは接地されている。
ースに接続されている。トランジスタＴ２゜Ｔ２’のコ
レクタはそれぞれ出力Ｃ２，Ｃ２′に接続され、トラン
ジスタのエミッタは接地されている。
第３図のクロック発生回路の動作は容易に理解される。
例えば、Ｃ１が高であり面が低であると、Ｃ２は高とな
り、正７は低になる。ｃｌとδｌの両方が高であると、
Ｃ２および口はＲ１゜ＤＩ、Ｔ２．Ｒ２’およびＲ１’
、Ｄ１′、Ｔ２’。
り、正７は低になる。ｃｌとδｌの両方が高であると、
Ｃ２および口はＲ１゜ＤＩ、Ｔ２．Ｒ２’およびＲ１’
、Ｄ１′、Ｔ２’。
Ｒ２を介して交差結合により中間レベルにまで低下する
。この交差結合はまたは低レベル出カッためのプルダウ
ン電流を発生させるのに役立つことが判るであろう。
。この交差結合はまたは低レベル出カッためのプルダウ
ン電流を発生させるのに役立つことが判るであろう。
上述した配置は簡単な２レベルクロック信号を用いる場
合にスイッチを動作させるのに必要な電流の約２倍の電
流を必要とするが、より一層実際的な回路においては電
流源Ｉ４によって供給される電流を上回ってトランジス
タ２２によって引き出される電流の過剰はバッファ増幅
器１２用のバイアス電流として役立つように送ることが
できることが理解されるであろう。この方法により、電
流オーバヘッドは役４０％に減少させることができる。
合にスイッチを動作させるのに必要な電流の約２倍の電
流を必要とするが、より一層実際的な回路においては電
流源Ｉ４によって供給される電流を上回ってトランジス
タ２２によって引き出される電流の過剰はバッファ増幅
器１２用のバイアス電流として役立つように送ることが
できることが理解されるであろう。この方法により、電
流オーバヘッドは役４０％に減少させることができる。
上述したサンプルドデータ回路または２相クロツクで動
作するものとして記述されているが、本発明は２相クロ
ツクとともに使用することだけに限定されるものではな
く、３相またはそれより多数の相を有するクロックを利
用するサンプルドブ−クシステムにも応用できることが
理解されるであろう。
作するものとして記述されているが、本発明は２相クロ
ツクとともに使用することだけに限定されるものではな
く、３相またはそれより多数の相を有するクロックを利
用するサンプルドブ−クシステムにも応用できることが
理解されるであろう。
本発明による１つのサンプルドデータ回路を添付の図面
を参照して説明するが、これは１例として挙げであるに
すぎない。 第１図はサンプルドデータ回路の一部を示す。 第２図は第１図の回路において発生するクロック波形を
示す。 第３図は第１図のクロック発生器の回路を更に詳細に示
したものである。
を参照して説明するが、これは１例として挙げであるに
すぎない。 第１図はサンプルドデータ回路の一部を示す。 第２図は第１図の回路において発生するクロック波形を
示す。 第３図は第１図のクロック発生器の回路を更に詳細に示
したものである。
Claims (1)
- 【特許請求の範囲】 １、その各々が切換手段と蓄積手段を含む２つまたはそ
れ以上の直列接続サンプルドデータステージ、および第
１レベルと第２レベルとの間で交替する第１および第２
位相のクロック信号を連続ステージの切換手段に印加す
るクロック手段を有するサンプルドデータ回路であって
、そのクロック信号はまた第１レベルと第２レベルとの
中間の第３レベルを有し、その第３レベルが第１および
第２位相クロック信号によって同時に占められているこ
とを特徴とするサンプルドデータ回路。 ２、第１クロック入力信号を受信するための制御電極、
第１電位に接続するための第１電流電極、および第１出
力ノードに接続した第２電流電極を有する第１トランジ
スタと、 第１トランジスタの第２電流電極とデータノードとの間
に結合され第２電位を受け取る第１ダイオードと、 第１クロック入力信号に反対の極性の第２クロック入力
信号を受信するための制御電極、供給電位源に接続する
ための第１電流電極、および第２出力ノードに結合した
第２電流電極を有する第２トランジスタと、 第２トランジスタの第２電流電極とデータノードとの間
に結合された第２ダイオードと、データノードから遠く
離れたその電極において制御電極を第１ダイオードに接
続させ、第１電流電極を第２出力ノードに接続させ、第
２電流電極をデータノードに接続させた第３トランジス
タと、 データノードから遠く離れたその電極において制御電極
を第２ダイオードに接続させ、第１電流電極を第１出力
ノードに接続させ、第２電流電極をデータノードに接続
させた第４トランジスタと、を具える クロック手段がクロック発生器を含む特許請求の範囲第
１項によるサンプルドデータ回路。 ３、トランジスタはバイポーラトランジスタであり、第
１電流電極はコレクタであり、第２電流電極はエミッタ
である前記特許請求の範囲第１項によるサンプルドデー
タ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8706592 | 1987-03-19 | ||
| GB8706592A GB2202399B (en) | 1987-03-19 | 1987-03-19 | Sampled data circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63254813A true JPS63254813A (ja) | 1988-10-21 |
| JP2799708B2 JP2799708B2 (ja) | 1998-09-21 |
Family
ID=10614275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63065565A Expired - Lifetime JP2799708B2 (ja) | 1987-03-19 | 1988-03-18 | サンプルドデータ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4876464A (ja) |
| JP (1) | JP2799708B2 (ja) |
| GB (1) | GB2202399B (ja) |
| HK (1) | HK62393A (ja) |
| SG (1) | SG132892G (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3991322A (en) * | 1975-06-30 | 1976-11-09 | California Microwave, Inc. | Signal delay means using bucket brigade and sample and hold circuits |
-
1987
- 1987-03-19 GB GB8706592A patent/GB2202399B/en not_active Expired - Lifetime
-
1988
- 1988-03-18 JP JP63065565A patent/JP2799708B2/ja not_active Expired - Lifetime
- 1988-03-18 US US07/169,922 patent/US4876464A/en not_active Expired - Fee Related
-
1992
- 1992-12-29 SG SG1328/92A patent/SG132892G/en unknown
-
1993
- 1993-07-01 HK HK623/93A patent/HK62393A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB2202399B (en) | 1990-11-21 |
| US4876464A (en) | 1989-10-24 |
| GB8706592D0 (en) | 1987-04-23 |
| SG132892G (en) | 1993-03-12 |
| GB2202399A (en) | 1988-09-21 |
| HK62393A (en) | 1993-07-09 |
| JP2799708B2 (ja) | 1998-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635776A (en) | Charge pump voltage converter | |
| JPS61120520A (ja) | 比較器 | |
| JPS6042519Y2 (ja) | 積分回路 | |
| US20040145505A1 (en) | Current dac code independent switching | |
| WO1995005708A1 (en) | D/a converter with symmetrical differential switching circuit | |
| JPH02140676A (ja) | 多値駆動回路 | |
| JPS58502176A (ja) | ラツチ可能高速設定ｄ−ａ変換器ビツトスイツチ | |
| US4876464A (en) | Sampled data circuit | |
| JPS59221113A (ja) | ２相信号発生回路 | |
| JP2833070B2 (ja) | トラック／ホールド回路 | |
| JPS6120418A (ja) | クロツク電圧発生集積回路 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPH036032Y2 (ja) | ||
| JP2998258B2 (ja) | スイッチ回路 | |
| JPH0114729B2 (ja) | ||
| JPH11145811A (ja) | 半導体スイッチ回路 | |
| JPH03274477A (ja) | 多値駆動回路 | |
| JPS587190A (ja) | エンベロ−プ発生回路 | |
| JPH0136291B2 (ja) | ||
| JPS58182917A (ja) | Ｄ／ａ変換器 | |
| JPH0322705A (ja) | パルス発生回路 | |
| JPS594231A (ja) | 高速論理回路 | |
| JPS58144258A (ja) | 全加算回路 | |
| JPH0435215A (ja) | ラッチ回路 | |
| JPS60134506A (ja) | 差動増幅器 |