JPS63262265A - メモリ容量分割方法 - Google Patents
メモリ容量分割方法Info
- Publication number
- JPS63262265A JPS63262265A JP62098252A JP9825287A JPS63262265A JP S63262265 A JPS63262265 A JP S63262265A JP 62098252 A JP62098252 A JP 62098252A JP 9825287 A JP9825287 A JP 9825287A JP S63262265 A JPS63262265 A JP S63262265A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- registered
- data receiving
- characters
- registered character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、印字装置のデータ受信用バッファおよび登録
文字用バッファの容量可変方式に関する。
文字用バッファの容量可変方式に関する。
本発明は、印字装置が受信するデータおよび登録文字を
格納するバッファメモリの管理方法において、 登録文字の多寡に応じてデータの記憶領域を増減させる
ことにより、 バッファ容量を有効に利用することができるようにした
ものである。
格納するバッファメモリの管理方法において、 登録文字の多寡に応じてデータの記憶領域を増減させる
ことにより、 バッファ容量を有効に利用することができるようにした
ものである。
従来、印字装置のデータ受信用バッファおよび登録文字
用バッファの容量は、一義的にそれぞれ(X、KB、Y
I KB)または多義的にそれぞれ(X、KB、Y、K
B)、(Xi KBSYz KB)、(Xs KBSY
s KB) 、−1(X、KB、YlIKB)に分割し
て使用していた。第2図は、従来例のデータ受信用バッ
ファおよび登録文字用バッファのメモリマツプ図である
。データ受信用バッファとして000001)〜7FF
F+。をまた登録文字用バッファとして8000□、〜
FFFF00 を使用している。
用バッファの容量は、一義的にそれぞれ(X、KB、Y
I KB)または多義的にそれぞれ(X、KB、Y、K
B)、(Xi KBSYz KB)、(Xs KBSY
s KB) 、−1(X、KB、YlIKB)に分割し
て使用していた。第2図は、従来例のデータ受信用バッ
ファおよび登録文字用バッファのメモリマツプ図である
。データ受信用バッファとして000001)〜7FF
F+。をまた登録文字用バッファとして8000□、〜
FFFF00 を使用している。
このような従来の印字装置のデータ受信用バッファおよ
び登録文字用バッファの容量の分割方法であると、文字
登録の有無にかかわらず登録文字用バッファの容量があ
らかじめ確保されるので、その分十分なデータ受信用バ
ッファの容量が確保できなくなる欠点がある。
び登録文字用バッファの容量の分割方法であると、文字
登録の有無にかかわらず登録文字用バッファの容量があ
らかじめ確保されるので、その分十分なデータ受信用バ
ッファの容量が確保できなくなる欠点がある。
本発明はこのような欠点を除去するもので、データ受信
用バッファの容量が有効に確保できるメモリ容量分割方
法を提供することを目的とする。
用バッファの容量が有効に確保できるメモリ容量分割方
法を提供することを目的とする。
本発明は、印字装置に含まれ、この装置が受信するデー
タおよび登録文字を格納するバッファメモリのメモリ容
量分割方法において、登録文字を格納している記憶領域
に変動があるときこの領域を除く残余の記憶領域をデー
タを格納する記憶領域に割り当てることを特徴とする。
タおよび登録文字を格納するバッファメモリのメモリ容
量分割方法において、登録文字を格納している記憶領域
に変動があるときこの領域を除く残余の記憶領域をデー
タを格納する記憶領域に割り当てることを特徴とする。
通常バッファをデータ受信に使用し、文字が登録される
と、このバッファをその登録文字骨だけを登録文字用に
使用し、残りをデータ受信に使用する。
と、このバッファをその登録文字骨だけを登録文字用に
使用し、残りをデータ受信に使用する。
〔実施例〕
次に、本発明の一実施例について図面を参照して説明す
る。第1図は本発明の一実施例のデータ受信用バッファ
および登録文字用バッファのメモリマツプ図である。図
で、アドレスはメモリマツプの番地を示し、0000(
ll+はメモリアドレスで最下位アドレスを示し、また
F F F F on はメモリアドレスで最上位アド
レスを示す。
る。第1図は本発明の一実施例のデータ受信用バッファ
および登録文字用バッファのメモリマツプ図である。図
で、アドレスはメモリマツプの番地を示し、0000(
ll+はメモリアドレスで最下位アドレスを示し、また
F F F F on はメモリアドレスで最上位アド
レスを示す。
この実施例では、データ受信用バッファを最下位アドレ
ス(0000(、l、)から上位方向に、一方、登録文
字用バッファを最上位アドレス(FFFFnu)から下
位方向に使用する。例えば、登録文字用バッファをF
F F F (。からF OOOts。
ス(0000(、l、)から上位方向に、一方、登録文
字用バッファを最上位アドレス(FFFFnu)から下
位方向に使用する。例えば、登録文字用バッファをF
F F F (。からF OOOts。
まで使用すると、データ受信用バッファとして使えるの
は0000□、からEFFF(ゎになる。
は0000□、からEFFF(ゎになる。
また、文字登録をおこなって登録文字用バッファをF
F F F (H) からEOOO<□、まで使用する
と、データ受信用バッファとして使えるのはooo。
F F F (H) からEOOO<□、まで使用する
と、データ受信用バッファとして使えるのはooo。
(H)〜D F F F 、H,になる。
本発明は、以上説明したように、データ受信用バッファ
と登録文字用バッファを定常的に分割せずに、登録文字
のを無または多寡により登録文字用のバッファを確保す
るので、データ受信用のバッファを有効に使用できる効
果がある。
と登録文字用バッファを定常的に分割せずに、登録文字
のを無または多寡により登録文字用のバッファを確保す
るので、データ受信用のバッファを有効に使用できる効
果がある。
第1図は本発明実施例のメモリの分割状態を示すマツプ
図。 第2図は従来例のメモリの分割状態を示すマツプ図。
図。 第2図は従来例のメモリの分割状態を示すマツプ図。
Claims (1)
- (1)印字装置に含まれ、この装置が受信するデータお
よび登録文字を格納するバッファメモリのメモリ容量分
割方法において、 登録文字を格納している記憶領域に変動があるときこの
領域を除く残余の記憶領域をデータを格納する記憶領域
に割り当てる ことを特徴とするメモリ容量分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098252A JPS63262265A (ja) | 1987-04-20 | 1987-04-20 | メモリ容量分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62098252A JPS63262265A (ja) | 1987-04-20 | 1987-04-20 | メモリ容量分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63262265A true JPS63262265A (ja) | 1988-10-28 |
Family
ID=14214768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62098252A Pending JPS63262265A (ja) | 1987-04-20 | 1987-04-20 | メモリ容量分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63262265A (ja) |
-
1987
- 1987-04-20 JP JP62098252A patent/JPS63262265A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007594A (ko) | 입출력 제어시스템 | |
| KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
| JPH0731523B2 (ja) | プログラマブルコントロ−ラ装置 | |
| JPS5813787U (ja) | 文字放送受信機 | |
| JPS61253530A (ja) | 外部記憶の空領域の管理方式 | |
| JPS6364439A (ja) | 共通メモリ管理方式 | |
| JPS5839799U (ja) | 半導体読み出し専用メモリ装置 | |
| EP0745938A1 (en) | Main storage unit having operating system resource region | |
| JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
| JPS595100U (ja) | 主記憶常駐デ−タの格納前における使用防止装置 | |
| JPS5924427B2 (ja) | 表示装置 | |
| JPS61643U (ja) | デ−タ入力装置 | |
| JPH0427571B2 (ja) | ||
| JPH1124888A (ja) | Fifoメモリ制御装置 | |
| JPS63163540U (ja) | ||
| JPS6242385A (ja) | メモリの制御装置 | |
| JPS61233860A (ja) | デ−タ転送方式 | |
| JPS62297953A (ja) | 表示装置 | |
| JPH05314282A (ja) | 半導体装置 | |
| JPH04352235A (ja) | イニシャルプログラムロード方式 | |
| JPS61150047A (ja) | 遠方監視制御装置 | |
| JPH02110758A (ja) | Dma転送方式 | |
| JPS61177556A (ja) | メモリ切替回路 | |
| JPS63311543A (ja) | プログラムトレ−スデ−タ格納領域管理方式 | |
| JPH01283653A (ja) | メモリプール管理方式 |