JPS63262936A - 現用／予備切替同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔４既要〕 現用系回路と予備系回路とを有する通信装置の現用／予
備切替同期方式であって、現用系回路と予備系回路との
同期を取るためのタイミング信号が、２重化されてない
共通機能ブロックから発生しているため、この共通機能
ブロックの障害により、２重化回路の信頼性が低下する
ことを解決するために、現用系回路と予備系回路との同
期を取るためのタイミング信号も２重化構成とすること
により、現用系回路と予備系回路とを有する通信装置の
信頼性をより一層高めることが可能となる。

〔産業上の利用分野〕

本発明は、現用系回路と予備系回路とを有する通信装置
の現用／予備切替同期方式に関する。

例えば、通信回線を介してデータや信号を伝送する通信
装置にあっては、その通信回線の信頼度をより一層高め
るために、現用系回路と予備系回路とで２重化している
場合がある。

この場合、現用系回路と予備系回路とは常に同じタイミ
ングで動作することが必要となり、これらの切替えを制
御する回路も、上記と同様な信頼性を維持することが必
要となる。

〔従来の技術〕

第４図は従来例を説明するブロック図、第５図はデータ
処理状況を説明する図をそれぞれ示す。

第５図はディジタル伝送通信系における端局伝送装置１
００の概要構成を示し、その構成は、入力データの直／
並変換、フレームパターンの検出等の受信処理を行う入
力処理部１０と、入力処理部１０で受信処理したデータ
からデータの抽出、データ速度の変換、フレームパター
ンの抽出及び変換等を行うデータ変換処理部２０と、デ
ータ変換処理部２０で処理したデータの並／直変換、同
期タイミングの確立等の出力処理を行う出力処理部３０
と、 入力処理部ｌＯや出力処理部３０等の動作監視及び伝送
装置１００内の各機能処理に共通に使用するクロックや
タイミング信号を作成する共通部４０と、データ変換処
理部２０や出力処理部３０等で行うデータ抽出や変換、
フレームパターンの抽出や変換等の処理を制御する制御
信号を生成する制御信号生成部５０等を具備して構成さ
れている。

尚、ここでは共通部４０以外は全て現用系回路と予備系
回路とから構成されている。

第４図は制御信号生成部５０の従来例の構成概要を示す
。尚、符号５０ａを現用系回路、符号５０ｂを予備系回
路とする。

第４図に示す共通部４０は、この伝送装置１００内の各
種処理を行うに当たっての基準となる信号を発生するシ
ステムカウンタ４１と、システムカウンタ４１の出力値
をデコードして所定タイミング信号（以下これをフレー
ムタイミングパルス［相］と称する）を発生するタイミ
ング発生回路４２とを具備する。

第４図に示す制御信号生成部５０の現用系回路５０ａ内
カウンタ５１及び予備系回路５０ｂ内カウンタ５３は、
タイミング発生回路４２からのフレームタイミングパル
ス［相］をロードすることにより同期を取りカウントす
る。

又、現用系回路５０ａ及び予備系回路５０ｂ内タイミン
グジエネレータ（以下Ｔｉ！＋！−Ｇｅｎと称する）５
２．５４は、カウンタ５１．５３のカウント値をデコー
ドして、データ変換処理部２０や出力処理部３０等に送
出する各種制御信号［相］、＠を作り出す。

この制御信号生成部５０の現用系回路５０ａ及び予備系
回路５０ｂは、上述のデータ変換処理部２０や出力処理
部３０等の現用系回路及び予備系回路に対応して設けら
れているものである。

即ち、データ変換処理部２０や出力処理部３０等の現用
系回路がアクト系として選択されている場合は、現用系
回路５０ａから生成される各種制御信号■でデータ速度
変換等の処理が行われる。

〔発明が解決しようとする問題点〕

上述のように、各種制御信号［相］２＠ｌを生成する制
御信号生成部５０の現用系回路５０ａ及び予備系回路５
０ｂは、そのアクト系が切替えられた時にも同一タイミ
ングの制御信号［相］、［相］を生成する必要がある。

そのため、共通部４０からのフレームタイミングパルス
［相］に同期して制御信号［相］、［相］の生成が行わ
れる構成となっている。

しかし、例えばこのアクト系の切替え時にフレームタイ
ミングパルス［相］に一時的な断があった場合は、その
後アクト系になった回路５０ｂ又は５０ａから生成され
る制御信号［相］又は■は、その前の制御信号■又は［
相］とはそのタイミングが相違することになる。

そのため、この制御信号［相］又は■で処理されたデー
タを受ける次の装置（図示してない）にあっては、デー
タ断やフレームパルス断等の障害となり現れる。

又、共通部４０は２重化されていないため、何らかの原
因でフレームタイミングパルス［相］が完全に断状態に
なった場合には、データ処理動作が出来なくなる原因と
なる等の問題点を有している。

ｃ問題点を解決するための手段〕 第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図は、制御信号生成
部５の現用系回路５ａと予備系回路５ｂの概要機能ブロ
ックを示し、その構成は、 論理回路からなり、現用系／予備系切替信号■。

現用系／予備系を指定する実装位置情報■、■によりア
クト系が指定され、アクト系が同期しているタイミング
信号■又は■を基準にして非アクト系を同期させる同期
制御部５５ａ　、　５５ｂと、同期制御部５５ａ　、　
５５ｂからの出力をロード信号として動作するフレーム
カウンタ５６ａ、　５６ｂと、フレームカウンタ５６ａ
、５６ｂのカウント値をデコードして各種制御信号■、
［相］を生成するＴｉｍ−Ｇｅｎ５７ａ、５７ｂとを具
備して構成されている。

〔作用〕

制御信号生成部５に人力する現用系／予備系切替信号■
と現用系／予備系を指定する実装位置情報■、■から、
例えば現用糸回＋￥Ｒ５ａがアクト系と指定された場合
、現用系回路５ａのフレームカウンタ５６ａは現用系／
予備系切替信号■のオンによりカウントを行い、制御信
号［相］を発生する。

一方、非アクト系となった予備系回路５ｂは、現用系回
路５ａのフレームカウンタ５６ａから送出されるリップ
ルキャリ４８号にて、同期制御部５５ｂを介して予備系
のフレームカウンタ５６ｂをロードし、現用糸回１５ａ
のフレームカウンタ５６ａとの同期を取るように構成す
ることにより、常に制御信号生成部能ブロック５内だけ
でアクト系と非アクト系の同期を取ることが出来るため
、信顛性のより一層の向上が図れる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブ＋７ツク図、第３図
は本発明の実施例におけるタイムチャートを説明する図
をそれぞれ示す。尚、全図を通じて同一符号は同一対象
物を示す。

本実施例は、第５図で説明したディジタル伝送系の装置
にあって、データ抽出や変換、フレームパターンの抽出
や変換等の処理を制御する制御信号［相］、０を生成す
る制御信号生成部の概要構成を示す。

この制御信号生成部は、第１図で説明したものと同様な
機能を有する現用系回路５００ａと予備系回路５００ｂ
からなり、又、本実施例における同期制御部５５ａ、５
５ｂは、排他的０Ｒ５１１，ＡＮＤ５１２．Ｎ０Ｒ５１
３及びフリップフロップ（以下Ｆ、Ｆと称する）５１４
等の論理回路から構成されている。

この他に、第１図で説明したフレームカウンタ５６ａ、
５６ｂ　としてｎ進カウンタ５０２ａ、５０２ｂ　、　
ｎ進カウンタ５０２ａ、　５０２ｂからの（ｎ−２）の
出力［相］、■をデコードするデコーダ５０３ａ、５０
３ｂ　、デコーダ５０３ａ、　５０３ｂの出力を所定タ
イミングを取り送出するＦ、Ｆ５０／ｌａ、５０４ｂ及
びｎ進カウンタ５０２ａ　、　５０２ｂの出力［相］′
。

■′をデコードして制御信号■、［相］として送出する
ＴｉＴｌ１−Ｇｅｎ５０５ａ、５０５ｂとを具備してい
る。

尚、上述のように構成される本実施例の処理動作時のタ
イムチャートを第３図に示す。

第２図に示す同期制御部５０１ａ、５０１ｂ内排他的０
Ｒ５１１には、現用系か予備系かを実装位置により指定
する実装位置情報■、■（例えば、現用系の場合＋５Ｖ
、予備系の場合はＯＶとする）と、図示してない回路か
ら送られて来るアクト系を指定する現用／予備切替信号
■（以下Ｎ／Ｅ−５ｅｌ■と称する）とが入力する。

例えば、Ｎ／Ｅ−Ｓｅｌ■が第３図に示すようにハイレ
ベル（）Ｉｔｇｈ　レベル）の場合は、現用系回路５０
０ａがアクト系となり、この旧ｇｈレベルがｎ進カウン
タ５０２ａのロード端子りに入力する。

これにより、ｈ進カウンタ５０２ａはカウントを開始し
、その計数値が“ｎ”に達した時点で発生するリップル
キャリ信号（以下ＲＣ信号と称する）によりロードを繰
返してカウントを！！続する。

１？ｃ信号が発生した時点の計数値情報は、Ｔｉｍ−Ｇ
ｅｎ５０５ａで制御信号■にデコードされ、第５図で示
すデータ処理部２０や出力処理部３０等の制御信号とし
て送出される。

一方、デコーダ５０３ａはｎ進カウンタ５０２ａの（ｎ
　−１）の計数値をデコードし、それをＦ、Ｆ５０４ａ
を介して現用系同期信号■として、予備系回路５００ｂ
内Ｆ。

Ｆ５１４に送出する。

この現用系同期信号■は、予備系回路５００ｂ内ＡＮ０
５１２の一方の入力端子に対して“ｌ”として入力し、
他方の入力端子はＮ／Ｅ−３ｅｌ■がハイレベル（Ｈｉ
ｇｈレベル）、実装位置情報■が“θ″の条件で予備系
回路５００ｂ内排他的０Ｒ５１１から“１”が入力して
いる。

これにより、予備系回路５００ｂ内ｎ進カウンタカウン
タ５０２ｂは、現用系同期信号のによりロードされ、現
用系回路５００ａと同期した状態で計数をｍ続する。

尚、この時の現用系回路５００ａに入力する予備系同期
信号■は現用系回路５００ａ内ＡＮＤ５１２で止められ
る。

この時、何らかの原因で現用系回路５００ａから予備系
回路５００ｂヘアクト系が変更された場合、Ｎ／Ｅ−５
ｅｌ■がロウレベルになった時点で切替わり、その時予
備系回路５００ｂから出力される制御信号［相］は、現
用系回路５００ａと同期した状態が継続して送出される
。

又、次の時点では、現用系回路５００ａは予備系回路５
００ｂから出力される予備系同期信号■に同期した状態
で動作を継続すると共に、予備系回路５００ｂへ入力す
る現用系同期信号■は予備系回路５００ｂ内八ＮＤ５１
２で止められることになる。

以上のように、常に制御信号生成部５内だけでアクト系
と非アクト系の同期を取ることが可能となり、しかも切
換え制御が２重化されることにより、２重化系を有する
装置のより一層の信頼性向上を図ることが可能となる。

〔発明の効果〕

以上のような本発明によれば、二重化された現用系と予
備系の同期が取れることにより、かかる装置のより高い
信輔性を得ることが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるタイムチャートを説明する図、 第４図は従来例を説明するブロック図、第５図はデータ
処理状況を説明する図、をそれぞれ示す。 図において、 ５．５０は制御信号生成部、 ５ａ、５０ａ、５００ａは現用系回路、５ｂ、５０ｂ、
５００ｂは予備系回路、１０は入力処理部、　　　２０
はデータ変換処理部、３０は出力処理機能ブロック、 ４０は共通部、　　　　　４１はシステムカウンタ、４
２はタイミング発生回路、 ５１．５３はカウンタ、 ５２．５４，５７ａ、５７ｂ、５０５ａ、５０５ｂはＴ
ｉｍ−Ｇｅｎ　％５５ａ、　５５ｂ、　５０１ａ、　５
０１ｂは同期制御部、５６ａ　、　５６ｂはフレームカ
ウンタ、１００は伝送装置、　　　５０２ａ　、　５０
２ｂはｎ進カウンタ、５０３ａ　、　５０３ｂは（ｎ−
２）デコーダ、５０４ａ、５０４ｂ、５１４はＦ、Ｆ　
。 ５１１は排他的ＯＲ，５１２はＡＮＤ　。 ５１３　はＮＯＲ。 をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 現用系回路（５ａ）と予備系回路（５ｂ）とにより二重
   化された通信装置の現用系／予備系の切替え時の同期タ
   イミングを制御する現用／予備切替同期方式であって、 アクト系が同期しているタイミング信号（［１］又は［
   ２］）を基準にして非アクト系を同期させる第１、第２
   の同期制御部（５５ａ、５５ｂ）を設け、前記現用系回
   路（５ａ）がアクト系に選択されている場合、前記第２
   の同期制御部（５５ｂ）を介して前記予備系回路（５ｂ
   ）を前記現用系回路（５ａ）が同期している所定タイミ
   ング信号を基準にして同期させ、前記予備系回路（５ｂ
   ）がアクト系に選択されている場合、前記第１の同期制
   御部（５５ａ）を介して前記現用系回路（５ａ）を前記
   予備系回路（５ｂ）が同期している所定タイミング信号
   を基準にして同期させることを特徴とする現用／予備切
   替同期方式。