JPS63263697A - 電気的に消去可能なｐｒｏｍ - Google Patents
電気的に消去可能なｐｒｏｍInfo
- Publication number
- JPS63263697A JPS63263697A JP62098823A JP9882387A JPS63263697A JP S63263697 A JPS63263697 A JP S63263697A JP 62098823 A JP62098823 A JP 62098823A JP 9882387 A JP9882387 A JP 9882387A JP S63263697 A JPS63263697 A JP S63263697A
- Authority
- JP
- Japan
- Prior art keywords
- page
- erased
- erasing
- mode
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＥＥＰＲＯＭ （電気的に消去可能なＦＲＯ
Ｍ）に関し、特に実装状態で書き換えを行なうＥＥＰＲ
ＯＭに関する。
Ｍ）に関し、特に実装状態で書き換えを行なうＥＥＰＲ
ＯＭに関する。
従来のＥＥＦＲＯＭは、消去信号が入力されると、無条
件に記憶している内容を消去していた。
件に記憶している内容を消去していた。
上述した従来のＥＥＦＲＯＭでは、接続されるＣＰＵが
暴走して消去信号を出した場合でも消去が行なわれ、不
用意に内容が消去されてしまうことがあるという欠点が
あった。
暴走して消去信号を出した場合でも消去が行なわれ、不
用意に内容が消去されてしまうことがあるという欠点が
あった。
上述した従来のＥＥＦＲＯＭに対し、本発明はＣＰＵの
暴走等により、誤って消去信号が印加されても内容の消
去が行なわれないという独創的内容を有する。
暴走等により、誤って消去信号が印加されても内容の消
去が行なわれないという独創的内容を有する。
本発明は、消去信号により記憶内容を消去することがで
きる電気的に消去可能なＰＲＯＭにおいて、記憶内容の
消去が可能なモードと不可能なモードとをセットするモ
ードレジスタと、このモードレジスタに記憶内容の消去
が可能なモードがセットされていて外部から外部消去信
号を受けな時にのみ前記消去信号を出力して記憶内容を
消去するゲート回路を含むことを特徴とする。
きる電気的に消去可能なＰＲＯＭにおいて、記憶内容の
消去が可能なモードと不可能なモードとをセットするモ
ードレジスタと、このモードレジスタに記憶内容の消去
が可能なモードがセットされていて外部から外部消去信
号を受けな時にのみ前記消去信号を出力して記憶内容を
消去するゲート回路を含むことを特徴とする。
第１図は本発明の一実施例のブロック図である。
１０はＥ Ｅ Ｐ ＲＯＭ記憶部で、１１と１２の各ペ
ージに分割される。３１．３２はＡＮＤゲートで、ＡＮ
Ｄゲート３１がページ１１に、ＡＮＤゲート３２がペー
ジ１２に接続され、このＡＮＤゲート３１または３２か
ら信号“１″が入力されると、そのページ１１または１
２の記憶内容は消去される。２０は、ページ毎に設定さ
れたモードレジスタで、各ページの記憶内容を消去可能
とする場合は“１″”のデータを、消去不可能とする場
合は“Ｏ”のデータをページ毎に保持する。４０は入力
制御ブロックで、外部より消去信号が入力されると、Ａ
ＮＤゲート３１．３２の消去すべきページのものに“１
”の消去信号を出力する。また、制御ブロック４０を介
して外部よりモードレジスタ２０のモードセットを行な
う、６０はＡＮＤゲー）−３１，３２に接続されるＯＲ
ゲートで、５０は出力バッファでＯＲゲート６ｏの出力
を外部へ伝達する。
ージに分割される。３１．３２はＡＮＤゲートで、ＡＮ
Ｄゲート３１がページ１１に、ＡＮＤゲート３２がペー
ジ１２に接続され、このＡＮＤゲート３１または３２か
ら信号“１″が入力されると、そのページ１１または１
２の記憶内容は消去される。２０は、ページ毎に設定さ
れたモードレジスタで、各ページの記憶内容を消去可能
とする場合は“１″”のデータを、消去不可能とする場
合は“Ｏ”のデータをページ毎に保持する。４０は入力
制御ブロックで、外部より消去信号が入力されると、Ａ
ＮＤゲート３１．３２の消去すべきページのものに“１
”の消去信号を出力する。また、制御ブロック４０を介
して外部よりモードレジスタ２０のモードセットを行な
う、６０はＡＮＤゲー）−３１，３２に接続されるＯＲ
ゲートで、５０は出力バッファでＯＲゲート６ｏの出力
を外部へ伝達する。
外部より、モードレジスタ２０のうち消去したくないペ
ージに対応するレジスタに０”、消去してもよいページ
に対応するレジスタに１”をセットしておけば、誤って
消去信号を入力しても、モードレジスタ２０に“０″を
セットした消去不可モードのページは消去されない、ま
た、ＯＲゲート６０の出力、すなわちバッファ５ｏの出
力を観測すれば消去がなされているが否がを知る事が出
来る。
ージに対応するレジスタに０”、消去してもよいページ
に対応するレジスタに１”をセットしておけば、誤って
消去信号を入力しても、モードレジスタ２０に“０″を
セットした消去不可モードのページは消去されない、ま
た、ＯＲゲート６０の出力、すなわちバッファ５ｏの出
力を観測すれば消去がなされているが否がを知る事が出
来る。
このように本実施例は、ページ毎に消去可能か不可能か
のモードレジスタを有しているので、これに対して消去
したくないページを消去不可能なモードにしておくこと
により、ＣＰＵの暴走等による誤消去を防止出来る。
のモードレジスタを有しているので、これに対して消去
したくないページを消去不可能なモードにしておくこと
により、ＣＰＵの暴走等による誤消去を防止出来る。
また、バッファ５０の出力により消去がなされたか否か
を外部より知る事が出来るので、通常使用時には、これ
を消去サイクル中に観測すれば、消去したにもかかわら
ず消去がされていなかったというミスを防止出来るとい
う効果がある。
を外部より知る事が出来るので、通常使用時には、これ
を消去サイクル中に観測すれば、消去したにもかかわら
ず消去がされていなかったというミスを防止出来るとい
う効果がある。
以上説明したように本発明は、モードレジスタを設ける
ことにより、このモードレジスタに記憶内容を消去不可
能なモードをセットしておけば、ＣＰＵ等の暴走等によ
る誤消去を防止できるという効果がある。
ことにより、このモードレジスタに記憶内容を消去不可
能なモードをセットしておけば、ＣＰＵ等の暴走等によ
る誤消去を防止できるという効果がある。
第１図は本発明の一実施例のブロック図である。
図において、１０はＥＥＰＲＯＭ記憶部、１１゜１２は
ページ、２０はモードレジスタ、３１．３２はＡＮＤゲ
ート、４０は入力制御ブロック、５０は出力バッファ、
６０はＯＲゲートである。
ページ、２０はモードレジスタ、３１．３２はＡＮＤゲ
ート、４０は入力制御ブロック、５０は出力バッファ、
６０はＯＲゲートである。
Claims (1)
- 消去信号により記憶内容を消去することができる電気的
に消去可能なＰＲＯＭにおいて、記憶内容の消去が可能
なモードと不可能なモードとをセットするモードレジス
タと、このモードレジスタに記憶内容の消去が可能なモ
ードがセットされていて外部から外部消去信号を受けた
時にのみ前記消去信号を出力して記憶内容を消去するゲ
ート回路を含むことを特徴とする電気的に消去可能なＰ
ＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9882387A JPH0770231B2 (ja) | 1987-04-21 | 1987-04-21 | 電気的に消去可能なｐｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9882387A JPH0770231B2 (ja) | 1987-04-21 | 1987-04-21 | 電気的に消去可能なｐｒｏｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263697A true JPS63263697A (ja) | 1988-10-31 |
| JPH0770231B2 JPH0770231B2 (ja) | 1995-07-31 |
Family
ID=14230021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9882387A Expired - Lifetime JPH0770231B2 (ja) | 1987-04-21 | 1987-04-21 | 電気的に消去可能なｐｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770231B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283095A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595496A (ja) * | 1982-06-30 | 1984-01-12 | Fujitsu Ltd | メモリプロテクト方式 |
-
1987
- 1987-04-21 JP JP9882387A patent/JPH0770231B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595496A (ja) * | 1982-06-30 | 1984-01-12 | Fujitsu Ltd | メモリプロテクト方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283095A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770231B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548741A (en) | IC memory card system having a host processor selectively operable with an IC memory card including either an SRAM or an EEPROM | |
| KR940005784B1 (ko) | 보안회로 | |
| JP3891539B2 (ja) | 半導体装置およびその制御装置 | |
| KR20020025793A (ko) | 메모리 장치 및 메모리 액세스 제한 방법 | |
| JP2547379B2 (ja) | 携帯可能なデータ担体 | |
| JP2004287541A (ja) | 不揮発性メモリのアクセス制御システム | |
| JPS63263697A (ja) | 電気的に消去可能なｐｒｏｍ | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JPS61278951A (ja) | 記憶情報保護回路 | |
| JPS62164299A (ja) | マイクロコンピユ−タ装置 | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH03250347A (ja) | メモリ装置 | |
| JPH08167013A (ja) | Ｉｃカード | |
| JPH03283093A (ja) | Ｅ↑２ｐｒ０ｍへの書込み回路 | |
| JPS5827219A (ja) | 給電装置 | |
| JPH0731440Y2 (ja) | Ｅｅｐｒｏｍ制御装置 | |
| EP0782147A1 (en) | Method and programming device for detecting an error in a memory | |
| JP2752074B2 (ja) | 携帯可能電子装置のデータ記憶方法 | |
| JPH03145000A (ja) | Ｅｐｒｏｍ内蔵マイクロコンピュータ | |
| KR960038616A (ko) | 컴퓨터 시스템의 이이피롬(eeprom) 쓰기 방지장치 및 방법 | |
| JPS6364141A (ja) | 記憶装置 | |
| JPS6324338A (ja) | 情報処理装置 | |
| JPH1185620A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| KR880000889A (ko) | 휴대할 수 있는 전자장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 12 |