JPH0770231B2 - 電気的に消去可能なｐｒｏｍ - Google Patents

電気的に消去可能なｐｒｏｍ

Info

Publication number
JPH0770231B2
JPH0770231B2 JP9882387A JP9882387A JPH0770231B2 JP H0770231 B2 JPH0770231 B2 JP H0770231B2 JP 9882387 A JP9882387 A JP 9882387A JP 9882387 A JP9882387 A JP 9882387A JP H0770231 B2 JPH0770231 B2 JP H0770231B2
Authority
JP
Japan
Prior art keywords
erase
erased
mode
signal
electrically erasable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9882387A
Other languages
English (en)
Other versions
JPS63263697A (ja
Inventor
誠 三渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9882387A priority Critical patent/JPH0770231B2/ja
Publication of JPS63263697A publication Critical patent/JPS63263697A/ja
Publication of JPH0770231B2 publication Critical patent/JPH0770231B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、EEPROM（電気的に消去可能なPROM）に関し、
特に実装状態で書き換えを行なうEEPROMに関する。
〔従来の技術〕
従来のEEPROMは、消去信号が入力されると、無条件に記
憶している内容を消去していた。
〔発明が解決しようとする問題点〕
上述した従来のEEPROMでは、接続されるCPUが暴走して
消去信号を出した場合でも消去が行なわれ、不用意に内
容が消去されてしまうことがあるという欠点があった。
上述した従来のEEPROMに対し、本発明はCPUの暴走等に
より、誤って消去信号が印加されても内容の消去が行な
われないという独創的内容を有する。
〔問題点を解決するための手段〕
本発明は、消去信号により記憶内容を消去することがで
きる電気的に消去可能なPROMにおいて、複数の記憶部を
有し、これらの記憶部の各々について記憶内容の消去が
可能なモードと不可能なモードとをセットするモードレ
ジスタと、このモードレジスタに記憶内部の消去が可能
なモードがセットされていて外部から外部消去信号を受
けた時にのみ前記消去信号を出力して記憶内容を消去す
る消去用ゲート回路とを備え、前記複数の記憶部の前記
消去用ゲート回路すべてに接続し前記消去信号が１つで
も出力されれば消去信号を出力する消去検出用ゲート回
路を含むことを特徴とする。
〔実施例〕
第１図は本発明の一実施例のブロック図である。
10はEEPROM記憶部で、11と12の各ページに分割される。
31,32はANDゲートで、ANDゲート31がページ11に、ANDゲ
ート32がページ12に接続され、このANDゲート31または3
2から信号“1"が入力されると、そのページ11または12
の記憶内容は消去される。20は、ページ毎に設定された
モードレジスタで、各ページの記憶内容を消去可能とす
る場合は“1"のデータを、消去不可能とする場合は“0"
のデータをページ毎に保持する。40は入力制御ブロック
で、外部より消去信号が入力されると、ANDゲート31,32
の消去すべきページのものに“1"の消去信号を出力す
る。また、制御ブロック40を介して外部よりモードレジ
スタ20のモードセットを行なう。60はANDゲート31,32に
接続されるORゲートで、50は出力バッファでORゲート60
の出力を外部へ伝達する。
外部より、モードレジスタ20のうち消去したくないペー
ジに対応するレジスタに“0"、消去してもよいページに
対応するレジスタに“1"をセットしておけば、誤って消
去信号を入力しても、モードレジスタ20に“0"をセット
した消去不可モードのページは消去されない。また、OR
ゲート60の出力、すなわちバッファ50の出力を観測すれ
ば消去がなされているか否かを知る事が出来る。
このように本実施例は、ページ毎に消去可能か不可能か
のモードレジスタを有しているので、これに対して消去
したくないページを消去不可能なモードにしておくこと
により、CPUの暴走等による誤消去を防止出来る。
また、バッファ50の出力により消去がなされたか否かを
外部より知る事が出来るので、通常使用時には、これを
消去サイクル中に観測すれば、消去したにもかかわらず
消去がされていなかったというミスを防止出来るという
効果がある。
〔発明の効果〕
以上説明したように本発明は、モードレジスタを設ける
ことにより、このモードレジスタに記憶内容を消去不可
能なモードをセットしておけば、CPU等の暴走等による
誤消去を防止できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図である。 図において、10はEEPROM記憶部、11,12はページ、20は
モードレジスタ、31,32はANDゲート、40は入力制御ブロ
ック、50は出力バッファ、60はORゲートである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】消去信号により記憶内容を消去することが
    できる電気的に消去可能なPROMにおいて、 複数の記憶部を有し、 これらの記憶部の各々について記憶内容の消去が可能な
    モードと不可能なモードとをセットするモードレジスタ
    と、このモードレジスタに記憶内容の消去が可能なモー
    ドがセットされていて外部から外部消去信号を受けた時
    にのみ前記消去信号を出力して記憶内容を消去する消去
    用ゲート回路とを備え、 前記複数の記憶部の前記消去用ゲート回路すべてに接続
    し前記消去信号が１つでも出力されれば消去検出信号を
    出力する消去検出用ゲート回路をを含むことを特徴とす
    る電気的に消去可能なPROM。
JP9882387A 1987-04-21 1987-04-21 電気的に消去可能なｐｒｏｍ Expired - Lifetime JPH0770231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9882387A JPH0770231B2 (ja) 1987-04-21 1987-04-21 電気的に消去可能なｐｒｏｍ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9882387A JPH0770231B2 (ja) 1987-04-21 1987-04-21 電気的に消去可能なｐｒｏｍ

Publications (2)

Publication Number Publication Date
JPS63263697A JPS63263697A (ja) 1988-10-31
JPH0770231B2 true JPH0770231B2 (ja) 1995-07-31

Family

ID=14230021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9882387A Expired - Lifetime JPH0770231B2 (ja) 1987-04-21 1987-04-21 電気的に消去可能なｐｒｏｍ

Country Status (1)

Country Link
JP (1) JPH0770231B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283095A (ja) * 1990-03-29 1991-12-13 Nec Corp 記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595496A (ja) * 1982-06-30 1984-01-12 Fujitsu Ltd メモリプロテクト方式

Also Published As

Publication number Publication date
JPS63263697A (ja) 1988-10-31

Similar Documents

Publication Publication Date Title
KR940002755B1 (ko) 1칩 마이크로 컴퓨터
US4937738A (en) Data processing system which selectively bypasses a cache memory in fetching information based upon bit information of an instruction
US5724544A (en) IC memory card utilizing dual eeproms for image and management data
JPH04114289A (ja) マイクロコンピュータ集積回路装置のデータ書換え回路
JPS63223901A (ja) 車載制御装置
KR20020025793A (ko) 메모리 장치 및 메모리 액세스 제한 방법
JP2547379B2 (ja) 携帯可能なデータ担体
JPH0770231B2 (ja) 電気的に消去可能なｐｒｏｍ
KR100341424B1 (ko) 마이크로컴퓨터
JPS62245353A (ja) Ｅｅｐｒｏｍのデ−タ書換え防止回路
JPS62164299A (ja) マイクロコンピユ−タ装置
JPS61249156A (ja) 半導体記憶装置
JPH11259357A (ja) 半導体集積装置及び不揮発性メモリ書き込み方式
JPH0731440Y2 (ja) Ｅｅｐｒｏｍ制御装置
JP3190421B2 (ja) Ｉｃメモリカードシステム
JPH08167013A (ja) Ｉｃカード
JPH0334196A (ja) 不揮発性メモリ回路
JP2752074B2 (ja) 携帯可能電子装置のデータ記憶方法
JPS6134795A (ja) リ−ドオンリ−メモリ
JPH0249300A (ja) Ｅｅｐｒｏｍ内蔵マイクロコンピュータ
JPH06187520A (ja) Ｉｃメモリカード
KR0152296B1 (ko) 데이터 전송장치와 그것을 사용한 프로세서 엘리먼트
JPS62264499A (ja) 記憶装置
JPS6364141A (ja) 記憶装置
JPS598062A (ja) 情報処理装置の状態復帰方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 12