JPS63266502A - プログラマブルコントロ−ラの入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラマブルコントローラに係り、調整時
間の短縮を必要とする分野に好適なプログラマブルコン
トローラの入出力制御方式に関する。

〔従来の技術〕

動作トレースに関する従来技術としては、特開昭６１−
８４７４３号があるが、これは、パッケージの診断を目
的としたもので、本発明とは、本質的に異なるものであ
る。

〔発明が解決しようとする問題点〕

従来のプログラマブルコントローラでは、制御の過程を
対象機械の動作として把握しており、ユーザにおける制
御アルゴリズムの詳細な評価を行うための、データの採
取が困難であり、調整期間が長い、あるいは、制御精度
の向上を試行錯誤で行うため非効率的である。また、故
障時においても故障過程の分析が困難である等の問題が
あった。

本発明の目的は、制御過程を入出力データの時系列トレ
ースにより行い、ユーザにおける機械の調整期間の短縮
、制御精度の向上、故障解析の容易化を図ることにある
。

〔問題点を解決するための手段〕

上記目的は、制御上、最も重要な情報である入出力デー
タをメモリに時系列的に格納することにより、制御の過
程を後からつぶさに調べることができるようにすること
で、達成される。

〔作用〕

入出力データバッファは、本来、入出力データをキャッ
シュ処理し、演算速度を早める目的で使用するが、更に
容量を増し、入出力データを毎回書き換えないで、時系
列的に記録を残していくことにより、制御過程を記録す
ることができる。

〔実施例〕

以下、本発明の一実施例を第１図〜第４図により説明す
る。

第１図に全体構成を示す。全体は、ＣＰＵＩ、入出力装
置２、プログラミングツール３からなり、更に、ＣＰＵ
Ｉは、プログラマブルコントローラとしての各部を制御
する制御部４、機械の制御手順を記述したプログラム５
、プログラム５に沿って演算を行う演算部６、プロセス
からの入力データと演算結果である出力データを格納す
る人出力データバツファメモリ７、入出力データバッフ
ァメモリ７と入出力装置２との間でデータ転送するため
の入出力データ転送部８、プログラム５の作成、修正、
モニタおよび入出力データバッファメモリ７の入出力デ
ータをモニタするためのプログラミングツール３とＣＰ
ＵＩとの間を接続するためのプログラミングツールイン
ターフェイス９から成っている。

次に第２図により、全体の動作を説明する。プログラム
５の実行は、プログラマブルコントローラでは、繰り返
し、繰り返し行うものであり、そのプログラム実行の前
にプロセスから最新の入力データを取り込み、一連のプ
ログラムを実行後。

その演算結果をプロセスに出力データとして出力する。

その後、最新の入力データを取り込み、再びプログラム
の実行を行う。このためデータ転送としては、プログラ
ム実行後、その結果を出力するとともに、次の入力を一
連の動作として行う。

つまり、出力ｉと入力ｉ＋１を一連の動作として行う。

ここで、ｉは、プログラム実行の回数を示している。

この出力ｉのデータは、入出力データバッファメモリ７
のｉページの出力データであり、入力ｉ＋１は、同様に
ｉ＋１ページに格納し、次のプログラム実行特使用する
入力データである。

この様にして入出力データバッファメモリ７の内部には
、入出力データがペアでページの順番に時系列的に格納
している。つまり、ｉ番目の制御は、ｉページの入力デ
ータをもとに同ページの出力の通りに制御したことを示
している。このため後から、プログラミングツール３で
入出力データバッファメモリ７の内容をページの順番に
読み出すことにより、入出力データを時系列的に見るこ
とができ、制御の過程を調べることが可能である。

つぎに、入出力データバッファメモリ７と入出力データ
転送部８を第３図、第４図で説明する。

入力データバッファメモリ７の内部は、入出力デー転送
部８からのアドレスＡと演算部６からのアドレスＢとプ
ログラミングツールインタフェイス９からのアドレスＣ
の３つのアドレスの内１つの制御部４からの信号で選択
し、メモリ１７に与えるアドレス切換器１６．メモリ１
７．メモリ１７のデータと入出力袋＠２．演算部６．プ
ログラミングツールインターフェイス９のいずれか１つ
と接続するためのデータ切換器１８から成っている。

メモリ１７のメモリマツプは、特別にページというもの
はなく、連続したアドレスをエリア分けしてページ０，
１・・・として使用するものであり、普通のメモリ素子
である。

入出力データ転送部８の内部は、入出力データ転送のス
タート、ストップを管理するためのフリップフロップ（
Ｆ／Ｆ）１１と転送アドレスをインクリメントするため
の発振器１０、発振器１０の出力をコントロールしアド
レスカウンタ１３のクロック入力とするＡＮＤゲート１
２．転送アドレスを順番に作成するアドレスカウンタ１
３、更に上位カウンタであるページカウンタ１４と入力
か出力かの切換を行うアドレス信号を作るＮＯＴゲート
１５から成っている。

次に動作を説明する。制御部４からフリップフロップ１
１にスタート信号Ｓが入ると、発振器１０のフロック信
号は、ＡＮＤゲート１２を経て、アドレスカウンタ１３
に達し、入出力データアドレスをＯからｎへ順番に更新
しメモリ１７の出力データを入出力装置２へ出力する。

全出力データを送り終った後は、アドレスカウンタ１３
の最上位ビットが反転し、入力アドレスに切替るととも
に、ページカウンタ１４を＋１し、メモリ１７の次のペ
ージｉの入力データエリアに、入力装置２から入力デー
タを取り込み格納する。出力データと同様に入力データ
をＯから順番にｎまで転送するとフリップフロップ１１
のトリガ（Ｔ）に入力が入り、フリップフロップ１１を
リセットすることにより、入出力データ転送が終了する
。次にプログラムの実行を行い、プログラム実行が終了
すると再び以上の入出力データ転送をページを更新しな
がら繰り返し行う。

このようにして時系列的に入出力データバッファメモリ
７に入出力データを格納することにより。

後から制御の過程を調ベプログラム５を改善することが
可能になり、機械の調整、制御精度向上が容易であり、
故障した場合にも故障解析を容易にする効果がある。

〔発明の効果〕

本発明によれば、入出力データを時系列的に見ることが
できるため、制御過程を容易に把握することができ、ユ
ーザにおける機械の調整期間の短縮、制御精度向上、故
障解析を容易にする効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の全体構成図、第２図は全体
の動作を説明するタイムチャート、第３図は詳細ブロッ
ク図、第４図は詳細のタイムチャートである。 １・・・ＣＰＵ、２・・・入出力装置、３・・・プログ
ラミングツール、４・・・制御部、５・・・プログラム
、６・・・演算部、７・・・入出力データバッファ、８
・・・入出力データ転送部、９・・・プログラミングツ
ールインターフェイス、１０・・・発振器、１１・・・
フリップフロップ、１２・・・ＡＮＤゲート、１３・・
・アドレスカウンタ、１４・・・ページカウンタ、１５
・・・ＮＯＴゲート、１６・・・アドレス切換器、１７
・・・メモリ、１８・・・データ切換器。

Claims (1)

【特許請求の範囲】
1. １、ＣＰＵと入出力装置から成り、ＣＰＵ内に入出力デ
   ータを複数倍格納できる入出力データバツフアを設け、
   ページとして管理することを特徴とし、制御を行うプロ
   グラムの一連の実行と交互に、入出力装置と入出力デー
   タバツフア間で入出力データの転送を繰り返し行い、こ
   の時、該プログラムの実行周期ごとに入出力データバツ
   フアのページを切り換えて、入出力データを時系列的に
   記憶することを特徴とするプログラマブルコントローラ
   の入出力制御方式。