JPS63267010A - シユミツトトリガ回路 - Google Patents
シユミツトトリガ回路Info
- Publication number
- JPS63267010A JPS63267010A JP62101263A JP10126387A JPS63267010A JP S63267010 A JPS63267010 A JP S63267010A JP 62101263 A JP62101263 A JP 62101263A JP 10126387 A JP10126387 A JP 10126387A JP S63267010 A JPS63267010 A JP S63267010A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- bias
- independently
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、差動アンプ及びバイアス抵抗を備えるシュミ
ットトリガ回路に関し、特に、スレッショルドレベルと
は無関係にヒステリシス電圧を設定し得るシュミットト
リガ回路に関する。
ットトリガ回路に関し、特に、スレッショルドレベルと
は無関係にヒステリシス電圧を設定し得るシュミットト
リガ回路に関する。
(従来の技術)
ビデオカメラ等において、撮影時の照度が小さい場合光
量検出回路により光量不足検知信号を得て撮影者に低照
度を知らせるようにしている。即ち、光量検出回路とし
て差動7ンプ構成のシュミットトリガ回路を用いること
があり、該回路の差動アンプに光量のスレッショルドレ
ベルをバイアス電圧にて設定している。この場合スレッ
ショルドレベル付近に光量があると、光量不足検知信号
にふら付きが生じるため、ヒステリシスを保持させてい
る。
量検出回路により光量不足検知信号を得て撮影者に低照
度を知らせるようにしている。即ち、光量検出回路とし
て差動7ンプ構成のシュミットトリガ回路を用いること
があり、該回路の差動アンプに光量のスレッショルドレ
ベルをバイアス電圧にて設定している。この場合スレッ
ショルドレベル付近に光量があると、光量不足検知信号
にふら付きが生じるため、ヒステリシスを保持させてい
る。
第3図には従来のこの種のシュミットトリガ回・路が示
されており、PNP)ランジスタQIsQ2から成る差
動アンプを備えている。これらトランジスタQ1.Qg
はエミッタを接続して電流源を介して電源Vccに接続
されている。トランジスタQ1のベースは信号を入力す
るための入力端子Vinとして用いられ、トランジスタ
Q2のベースにはバイアス抵抗R4,Rs、Raを介し
てバイアス電圧Vtが印加されている。トランジスタQ
2のコレクタには抵抗R2、R3を介しテNPN)ラン
ジスタQ4.Q3の各ベースが接続され、かつ抵抗R+
を介して接地されている。トランジスタQ4のコレク
タは抵抗R7を介して電源Vccに接続されて出力端子
V outを有している。トランジスタQ3のコレクタ
はバイアス抵抗RsとR6の間に接続されている。
されており、PNP)ランジスタQIsQ2から成る差
動アンプを備えている。これらトランジスタQ1.Qg
はエミッタを接続して電流源を介して電源Vccに接続
されている。トランジスタQ1のベースは信号を入力す
るための入力端子Vinとして用いられ、トランジスタ
Q2のベースにはバイアス抵抗R4,Rs、Raを介し
てバイアス電圧Vtが印加されている。トランジスタQ
2のコレクタには抵抗R2、R3を介しテNPN)ラン
ジスタQ4.Q3の各ベースが接続され、かつ抵抗R+
を介して接地されている。トランジスタQ4のコレク
タは抵抗R7を介して電源Vccに接続されて出力端子
V outを有している。トランジスタQ3のコレクタ
はバイアス抵抗RsとR6の間に接続されている。
以上の構成を有するシュミットトリガ回路において、入
力端子Winには光量に応じて電圧信号Svが入力され
る。従って、電圧信号Svが「L」のとき、定電流Iは
トランジスタQ、側に流れ、トランジスタQ2には流れ
ないので、トランジスタQ3.Q4がOFFに保持され
、出力端子VoutよりrHJが出力される。この場合
トランジスタQ2のベースに印加されるバイアス電圧V
bzは第1のスレッショルド電圧v th、 となり、
′次式のように表わすことができる。
力端子Winには光量に応じて電圧信号Svが入力され
る。従って、電圧信号Svが「L」のとき、定電流Iは
トランジスタQ、側に流れ、トランジスタQ2には流れ
ないので、トランジスタQ3.Q4がOFFに保持され
、出力端子VoutよりrHJが出力される。この場合
トランジスタQ2のベースに印加されるバイアス電圧V
bzは第1のスレッショルド電圧v th、 となり、
′次式のように表わすことができる。
Vb 2 =Vth+ = ((Rs
+Rs ’) /(Ra +Rs +I
ts ) ) Vt ・・・・” (1)次に、電圧信
号Svが第1のスレッショルド電圧Vthz より大き
くなると、定電流IはトランジスタQ2側に流れ、トラ
ンジスタQ1がOFFに切り換わる。従って、トランジ
スタQ4がONとなり、出力端子Voutより「L」が
出力される。
+Rs ’) /(Ra +Rs +I
ts ) ) Vt ・・・・” (1)次に、電圧信
号Svが第1のスレッショルド電圧Vthz より大き
くなると、定電流IはトランジスタQ2側に流れ、トラ
ンジスタQ1がOFFに切り換わる。従って、トランジ
スタQ4がONとなり、出力端子Voutより「L」が
出力される。
この場合トラツク1、スタQ3もONL、そのコレクタ
電圧が飽和電圧Vaatとなるので、トランジスタQ2
のベースに印加されるバイアス電圧Vbzは、第2のス
レッシ璽ルド電圧Vtbzとなり、次式のように表わす
ことができる。
電圧が飽和電圧Vaatとなるので、トランジスタQ2
のベースに印加されるバイアス電圧Vbzは、第2のス
レッシ璽ルド電圧Vtbzとなり、次式のように表わす
ことができる。
Vthz = (Vt−Vsat)Rs /(R4+R
5)+Vsat = (Rs / (R4+R5) ’t Vt+ (R
4/ (R4+R5) )Vsat・・・・・・・・・
(2) 次いで、電圧信号SvがrHJから「L」に変化する場
合において、S V > V tbzのときは定電流工
がトランジスタQ2のバイアス電圧Vbz=Vthzと
なっているので、出力端子Vautより「L」が出力さ
れる。その後S v < V thzに変化すると、定
電流工がトランジスタQ1に流れ、トランジスタQ2の
バイアスV b z = V tb+ となるので、出
力端子VoutよりrHJが出力される。
5)+Vsat = (Rs / (R4+R5) ’t Vt+ (R
4/ (R4+R5) )Vsat・・・・・・・・・
(2) 次いで、電圧信号SvがrHJから「L」に変化する場
合において、S V > V tbzのときは定電流工
がトランジスタQ2のバイアス電圧Vbz=Vthzと
なっているので、出力端子Vautより「L」が出力さ
れる。その後S v < V thzに変化すると、定
電流工がトランジスタQ1に流れ、トランジスタQ2の
バイアスV b z = V tb+ となるので、出
力端子VoutよりrHJが出力される。
よって、ヒステリシス電圧vhは第1及び第2のスレッ
ショルド電圧Vtb+ 、Vthzの差なので次式のよ
うに表わすことができる。
ショルド電圧Vtb+ 、Vthzの差なので次式のよ
うに表わすことができる。
V h=Vtb+ −Vthz = ((Ra 拳Re
) /(R4+R11+R6) (R4+R5) )
Vt−(R4@ Vsat / (R4+15 )
]・・・・・・(3) 但し、Vsat 0.2V Vt17)関係にある
。
) /(R4+R11+R6) (R4+R5) )
Vt−(R4@ Vsat / (R4+15 )
]・・・・・・(3) 但し、Vsat 0.2V Vt17)関係にある
。
尚、第4図はスレッシ嘗ルド電圧Vtb+、V tbz
と出力電圧V ou tとの関係を示している。
と出力電圧V ou tとの関係を示している。
(発明が解決すべき問題点)
ところで、ビデオカメラにおいては撮像素子、光学系、
信号処理回路の各特性によって映像信号のS/N比と感
度が変化するので、撮像素子等が異なる毎に光量のスレ
ッショルドレベル及びヒステリシス電圧vhを設定する
必要がある。一方。
信号処理回路の各特性によって映像信号のS/N比と感
度が変化するので、撮像素子等が異なる毎に光量のスレ
ッショルドレベル及びヒステリシス電圧vhを設定する
必要がある。一方。
上記した従来のシュミットトリガ回路において、ヒステ
リシス電圧vhは(3)式から明らかなように、バイア
ス電圧Vtによって変化させ得るが、バイアス電圧Vt
を変化させると第2のスレッシ璽ルド電圧V thzも
変化してしまう((2)式参照)、このため、従来はビ
デオカメラの機種が異なる場合にはそれぞれ所定のスレ
ッショルドレベル及びヒステリシス電圧vhを有するシ
ュミットトリガ回路を用意せざるを得なかった。
リシス電圧vhは(3)式から明らかなように、バイア
ス電圧Vtによって変化させ得るが、バイアス電圧Vt
を変化させると第2のスレッシ璽ルド電圧V thzも
変化してしまう((2)式参照)、このため、従来はビ
デオカメラの機種が異なる場合にはそれぞれ所定のスレ
ッショルドレベル及びヒステリシス電圧vhを有するシ
ュミットトリガ回路を用意せざるを得なかった。
また、トランジスタQ3の飽和電圧Vsatの影響を受
けて温度特性を保持してしまうため、ヒステリシス電圧
vhが変動し、動作が不安定になってしまう欠点もある
。
けて温度特性を保持してしまうため、ヒステリシス電圧
vhが変動し、動作が不安定になってしまう欠点もある
。
(問題点を解決するための手段)
本発明は、このような問題を解決するためになされたも
ので、差動アンプにバイアス電圧を印加するための少な
くとも一つのバイアス抵抗に、信号レベルに対応させて
独立的に電流を供給する一構成を有するシュミットトリ
ガ回路を提供することを目的とする。
ので、差動アンプにバイアス電圧を印加するための少な
くとも一つのバイアス抵抗に、信号レベルに対応させて
独立的に電流を供給する一構成を有するシュミットトリ
ガ回路を提供することを目的とする。
(発明の実施例)
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
本発明に係るシュミットトリガ回路は、第1図に示すよ
うに、PNP)ランジスタQ1.Q2から成る差動アン
プを備えている。これらトランジスタQ1.Q2はエミ
ッタを接続して電流源を介して電源Vccに接続されて
いる。トランジスタQ+ のベースは入力端子Winが
接続され、トランジスタQ2のベースにはバイアス抵抗
R4,Rs、Reを介してバイアス電圧Vtが印加され
ている。トランジスlQzのコレクタは抵抗R2を介し
てNPN )ランジスタQ4のベースが接続され、かつ
抵抗R1を介して接地されている。トランジスタQ4の
コレクタは抵抗R7を介して電源■ccに接続されて出
力端子Voutを有している。
うに、PNP)ランジスタQ1.Q2から成る差動アン
プを備えている。これらトランジスタQ1.Q2はエミ
ッタを接続して電流源を介して電源Vccに接続されて
いる。トランジスタQ+ のベースは入力端子Winが
接続され、トランジスタQ2のベースにはバイアス抵抗
R4,Rs、Reを介してバイアス電圧Vtが印加され
ている。トランジスlQzのコレクタは抵抗R2を介し
てNPN )ランジスタQ4のベースが接続され、かつ
抵抗R1を介して接地されている。トランジスタQ4の
コレクタは抵抗R7を介して電源■ccに接続されて出
力端子Voutを有している。
以上は従来と同一構成である。
本発明のシュミットトリガ回路はヒステリシス電圧設定
回路lを有している。この上ステリシス電圧設定回路1
はトランジスタQ2のコレクタに抵抗R3を介してベー
スが接続されているNPNトランジスタQ5を含み、こ
のトランジスタQsのコレクタは定電流源2を介して電
源Vccに接続されている。また、このトランジスタQ
sのコレクタにはダイオードDの7ノード側が接続され
、ダイオードDのカソード側は抵抗RsとR6の接続点
に接続されている。
回路lを有している。この上ステリシス電圧設定回路1
はトランジスタQ2のコレクタに抵抗R3を介してベー
スが接続されているNPNトランジスタQ5を含み、こ
のトランジスタQsのコレクタは定電流源2を介して電
源Vccに接続されている。また、このトランジスタQ
sのコレクタにはダイオードDの7ノード側が接続され
、ダイオードDのカソード側は抵抗RsとR6の接続点
に接続されている。
以上の構成を有するシュミットトリガ回路は入力端子W
inに光量に応じた電圧信号Svが入力される。
inに光量に応じた電圧信号Svが入力される。
さて、電圧信号Svが「L」からrHJに変化する場合
において、電圧信号Svが「L」のとき、定電流Iはト
ランジスタQt側に流れ、トランジスタQ2には流れな
いので、トランジスタQ4はOFFに保持され、出力端
子Voutより「H」が出力される。また、トランジス
タQsもOFFに保持されるので、定電流Ioはダイオ
ードDを介してバイアス抵抗R6に供給される。この場
合バイアス電圧Vtにてバイアス抵抗R4゜Rs及びR
6に電流Itが供給されると、バイアス電圧Vtは次式
のようになる。
において、電圧信号Svが「L」のとき、定電流Iはト
ランジスタQt側に流れ、トランジスタQ2には流れな
いので、トランジスタQ4はOFFに保持され、出力端
子Voutより「H」が出力される。また、トランジス
タQsもOFFに保持されるので、定電流Ioはダイオ
ードDを介してバイアス抵抗R6に供給される。この場
合バイアス電圧Vtにてバイアス抵抗R4゜Rs及びR
6に電流Itが供給されると、バイアス電圧Vtは次式
のようになる。
Vt= (R4+Rs +Rs)It+Rs * I。
・・・・・・・・・(4)
また、トランジスタQ2のベースに印加されるバイアス
電圧Vbzは第1のスレッシ璽ルド電圧v thl と
なり、次式のように表わすことができる。
電圧Vbzは第1のスレッシ璽ルド電圧v thl と
なり、次式のように表わすことができる。
Vb 2 =Vtb、=V t R4・I t
”” (5)従って、(4)式を(5)式に代入する
ことにより第1のスレッショルド電圧v thtは次式
のようになる。
”” (5)従って、(4)式を(5)式に代入する
ことにより第1のスレッショルド電圧v thtは次式
のようになる。
Vb 2 =Vtb+ = ((Rs・+Rs ) /
(R4+Rs +Ra ))Vt+ ((R4・Rs
)/(R4+ Rs +Rs ) ) I o
”” (6)次に、電圧信号Svが第1のスレッショル
ド電圧Vth+ より大きくなると、定電流Iはトラン
ジスタQ2側に流れ、トランジスタQ+がOFFに切り
換わる。従って、トランジスタQ4がONとなり、出力
端子VoutよりrLJが出力される。
(R4+Rs +Ra ))Vt+ ((R4・Rs
)/(R4+ Rs +Rs ) ) I o
”” (6)次に、電圧信号Svが第1のスレッショル
ド電圧Vth+ より大きくなると、定電流Iはトラン
ジスタQ2側に流れ、トランジスタQ+がOFFに切り
換わる。従って、トランジスタQ4がONとなり、出力
端子VoutよりrLJが出力される。
この場合トランジスタQsもONするので、定電流Io
は当該トランジスタQsに流れ、バイアス抵抗R6への
供給が停止する。よって、トランジスタQ2のベースに
印加されるバイアス電圧Vbzは第2のスレッシ震ルド
レベルVthzとなり、次式のように表わすことができ
る。
は当該トランジスタQsに流れ、バイアス抵抗R6への
供給が停止する。よって、トランジスタQ2のベースに
印加されるバイアス電圧Vbzは第2のスレッシ震ルド
レベルVthzとなり、次式のように表わすことができ
る。
Vb z =Vthz = ((Rs +Ra ) /
(R4+Rs +Ra )) Vt・・・・・・(7
)次いで、電圧信号SvがrH」からrlJに変化する
場合ビおいて、S V > V thzのときは定電流
IがトランジスタQ2に流れ、トランジスタQ2のバイ
アス電圧Vl) z =Vthzとなるので、出力端子
V ou tより「L」が出力される。その後Sv<V
thzに変化すると、定電流工がトランジスタQ2のバ
イアス電圧Wb t =Vtb+ となるので、出力端
子VoutよりrHJが出力される。
(R4+Rs +Ra )) Vt・・・・・・(7
)次いで、電圧信号SvがrH」からrlJに変化する
場合ビおいて、S V > V thzのときは定電流
IがトランジスタQ2に流れ、トランジスタQ2のバイ
アス電圧Vl) z =Vthzとなるので、出力端子
V ou tより「L」が出力される。その後Sv<V
thzに変化すると、定電流工がトランジスタQ2のバ
イアス電圧Wb t =Vtb+ となるので、出力端
子VoutよりrHJが出力される。
以上の動作は第2図に示されており、電圧信号Svの変
化でこの動作が繰り返される。
化でこの動作が繰り返される。
ところで、ヒステリシス電圧vhは第1及び第2のスレ
ッショルド電圧Vth1. Vthzの差として、次式
のように表わすことができる。
ッショルド電圧Vth1. Vthzの差として、次式
のように表わすことができる。
V h =Vtb+ Vthz = ((R4・Rs
) /(R4+R5+R@))IQ・・・・・・(8
)この(8)式から明らかなように、バイアス抵抗R6
に独立的に定電流Ioを供給する場合にはバイアス電圧
Vtとは無関係に定電流Ioの値のみによってヒステリ
シス電圧vhを設定することができる。即ち、トランジ
スタQ5の飽和電圧Vsatの影1響を受けずに定電流
Ioによって、任意にヒステリシス電圧vhを設定する
ことができる。
) /(R4+R5+R@))IQ・・・・・・(8
)この(8)式から明らかなように、バイアス抵抗R6
に独立的に定電流Ioを供給する場合にはバイアス電圧
Vtとは無関係に定電流Ioの値のみによってヒステリ
シス電圧vhを設定することができる。即ち、トランジ
スタQ5の飽和電圧Vsatの影1響を受けずに定電流
Ioによって、任意にヒステリシス電圧vhを設定する
ことができる。
また、スレッショルド電圧v thl及びV thzは
、上記(6)式及び(7)式に示すように、定電流Io
にてヒステリシス電圧vhを一定に保持した状態でバイ
アス電圧Vtを変化させることにより設定することがで
きる。
、上記(6)式及び(7)式に示すように、定電流Io
にてヒステリシス電圧vhを一定に保持した状態でバイ
アス電圧Vtを変化させることにより設定することがで
きる。
従って1本発明のシュミットトリガ回路はスレッシ璽ル
ドレベル及びヒステリシス電圧vhをそれぞれ独立的に
制御することができるので、撮像素子、光学系、信号処
理回路等の各特性が異なる複数機種のビデオカメラであ
っても光量不足検知信号を得るための光量検出回路とし
て共通に利用することができる。
ドレベル及びヒステリシス電圧vhをそれぞれ独立的に
制御することができるので、撮像素子、光学系、信号処
理回路等の各特性が異なる複数機種のビデオカメラであ
っても光量不足検知信号を得るための光量検出回路とし
て共通に利用することができる。
上記実施例において、バイアス抵抗R6に供給する定電
圧Ioは集積化によって、温度特性を有しない電圧源と
抵抗により設定することができるので、ヒステリシス電
圧vh・はバイアス抵抗の比と温度特性を有しない電圧
との積によって決まる。従って、ヒステリシス電圧vh
が温度変化によって変動することのないシュミットトリ
ガ回路が得られる。
圧Ioは集積化によって、温度特性を有しない電圧源と
抵抗により設定することができるので、ヒステリシス電
圧vh・はバイアス抵抗の比と温度特性を有しない電圧
との積によって決まる。従って、ヒステリシス電圧vh
が温度変化によって変動することのないシュミットトリ
ガ回路が得られる。
尚、上記実施例において、定電圧Io=Oに設定すると
、通常の反転回路として利用することができる。
、通常の反転回路として利用することができる。
(発明の効果)
本発明によれば、□差動アンプにバイアス電圧を印加す
るための少なくとも一つのバイアス抵抗に、ヒステリシ
ス電圧設定回路により信号のレベルに対応させて独立的
に電流を供給するようにしたので、ヒステリシス電圧及
びスレッショルドレベルをそれぞれ独立的に設定するこ
とができる。
るための少なくとも一つのバイアス抵抗に、ヒステリシ
ス電圧設定回路により信号のレベルに対応させて独立的
に電流を供給するようにしたので、ヒステリシス電圧及
びスレッショルドレベルをそれぞれ独立的に設定するこ
とができる。
従って、各機種のビデオカメラ等に共通に利用すること
ができる汎用性を有するシュミットトリガ回路を提供す
ることができる。
ができる汎用性を有するシュミットトリガ回路を提供す
ることができる。
第1図及び第2図は本発明に係るシュミットトリガ回路
の構成図と動作特性を示す図、第3図及び第4図は従来
のシュミットトリガ回路の構成図と動作特性を示す図で
ある。 l・・・ヒステリシス電圧設定回路。 Q1〜Qs・・・トランジスタ、 D・・・ダイオード。 第1図 第2図
の構成図と動作特性を示す図、第3図及び第4図は従来
のシュミットトリガ回路の構成図と動作特性を示す図で
ある。 l・・・ヒステリシス電圧設定回路。 Q1〜Qs・・・トランジスタ、 D・・・ダイオード。 第1図 第2図
Claims (1)
- 一方の入力端子に信号が入力される差動アンプと、該差
動アンプの他方の入力端子に所定のバイアス電圧を印加
する複数のバイアス抵抗とを備えるシュミットトリガ回
路において、前記信号のレベルに対応させて前記少なく
とも一つのバイアス抵抗に独立的に電流を供給するヒス
テリシス電圧設定回路を有することを特徴とするシュミ
ットトリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101263A JPS63267010A (ja) | 1987-04-24 | 1987-04-24 | シユミツトトリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101263A JPS63267010A (ja) | 1987-04-24 | 1987-04-24 | シユミツトトリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63267010A true JPS63267010A (ja) | 1988-11-04 |
Family
ID=14296016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62101263A Pending JPS63267010A (ja) | 1987-04-24 | 1987-04-24 | シユミツトトリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63267010A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153442A (ja) * | 1974-11-06 | 1976-05-11 | Matsushita Electric Industrial Co Ltd | |
| JPS5457943A (en) * | 1977-10-18 | 1979-05-10 | Toshiba Corp | Schmitt trigger circuit |
| JPS5883428A (ja) * | 1981-11-12 | 1983-05-19 | Mitsubishi Electric Corp | シユミツト回路 |
-
1987
- 1987-04-24 JP JP62101263A patent/JPS63267010A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153442A (ja) * | 1974-11-06 | 1976-05-11 | Matsushita Electric Industrial Co Ltd | |
| JPS5457943A (en) * | 1977-10-18 | 1979-05-10 | Toshiba Corp | Schmitt trigger circuit |
| JPS5883428A (ja) * | 1981-11-12 | 1983-05-19 | Mitsubishi Electric Corp | シユミツト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475077A (en) | Current control circuit | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JPS6053924B2 (ja) | リミツタ回路 | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| US3536986A (en) | Low level costant current source | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JPH05259833A (ja) | コンパレ−タ始動回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPH0444407A (ja) | 利得制御回路 | |
| US7015683B1 (en) | JFET switch select circuit | |
| JPS5879476A (ja) | 全波整流回路 | |
| JPH0232644B2 (ja) | ||
| JP2676623B2 (ja) | ヒステリシス回路 | |
| JPH0315844B2 (ja) | ||
| JPS6214712Y2 (ja) | ||
| JPH02244309A (ja) | 微小電流源 | |
| JPH03201712A (ja) | クランプ回路 | |
| JPS5911017A (ja) | 利得制御装置 | |
| JPS6216015Y2 (ja) | ||
| JPH04145375A (ja) | 電源電圧降下検出回路 | |
| JPH0219909A (ja) | 定電流回路 | |
| JPH0330828B2 (ja) | ||
| JPH09298000A (ja) | サンプルホールド回路 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JP3016152B2 (ja) | クリップ回路 |