JPS63281070A - 導通試験方式 - Google Patents
導通試験方式Info
- Publication number
- JPS63281070A JPS63281070A JP62116106A JP11610687A JPS63281070A JP S63281070 A JPS63281070 A JP S63281070A JP 62116106 A JP62116106 A JP 62116106A JP 11610687 A JP11610687 A JP 11610687A JP S63281070 A JPS63281070 A JP S63281070A
- Authority
- JP
- Japan
- Prior art keywords
- test
- card
- terminal
- signal
- dedicated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、音声端末やデータ端末等の端末インターフ
ェース（Ｉ ／Ｆ）カードの導通試験方式〔従来の技術
〕 従来の端末１／Ｆカードの導通試験は第４図。
ェース（Ｉ ／Ｆ）カードの導通試験方式〔従来の技術
〕 従来の端末１／Ｆカードの導通試験は第４図。
第５図に示す方式で行われている。即ち第４図において
、工はパスライン、２は端末１／Ｆカード、３は端末、
４はテスト（ＴＥＳＴ）カード、５は制御用中央演算装
置（以下ＣＰＵと記す）である。
、工はパスライン、２は端末１／Ｆカード、３は端末、
４はテスト（ＴＥＳＴ）カード、５は制御用中央演算装
置（以下ＣＰＵと記す）である。
端末１／Ｆカード２は複数個２ａ〜２ｎ設けられ、夫々
対応する端末３ａ〜３ｎが接続されている。
対応する端末３ａ〜３ｎが接続されている。
例えば端末３ａは音声用端末であり、端末３ｎはデータ
端末である。従って、端末Ｉ／Ｆカード２ａと端末１／
Ｆカード２ｎはデータ形態が夫々異なるものであり、ハ
ードウェア構成も異なる。
端末である。従って、端末Ｉ／Ｆカード２ａと端末１／
Ｆカード２ｎはデータ形態が夫々異なるものであり、ハ
ードウェア構成も異なる。
テストカード４内にはテスト信号発生器６と検出器７と
が設けられ、各端末Ｉ／Ｆカード２はパスライン１にバ
ス接続されている。
が設けられ、各端末Ｉ／Ｆカード２はパスライン１にバ
ス接続されている。
次に動作について説明する。
まず、音声端末用の端末１／Ｆカード２ａの導通試験を
行うには、ＣＰＵ５からのテスト指示により、テストカ
ード４のテスト信号発生器６は可聴の２周波数を発生し
、所定のモジュレーション処理をして端末Ｉ／Ｆカード
２ａに送信する。又ＣＰＵ５からのＲＬＢ指示により、
端末１／Ｆカード２ａは自己の内部回路を直列に接続す
る閉回路を構成する。次に、テスト信号発生器６からの
テスト信号は端末１／Ｆカード２ａで内部回路を通過し
て折り返され、テストカード４の検出器７で受信される
。ここでは送信された信号と受信された信号とが一致す
るか否かにより、端末１／Ｆカード２ａの導通機能の良
、不良を判断しＣＰＵ５に伝える。
行うには、ＣＰＵ５からのテスト指示により、テストカ
ード４のテスト信号発生器６は可聴の２周波数を発生し
、所定のモジュレーション処理をして端末Ｉ／Ｆカード
２ａに送信する。又ＣＰＵ５からのＲＬＢ指示により、
端末１／Ｆカード２ａは自己の内部回路を直列に接続す
る閉回路を構成する。次に、テスト信号発生器６からの
テスト信号は端末１／Ｆカード２ａで内部回路を通過し
て折り返され、テストカード４の検出器７で受信される
。ここでは送信された信号と受信された信号とが一致す
るか否かにより、端末１／Ｆカード２ａの導通機能の良
、不良を判断しＣＰＵ５に伝える。
一方、データ端末１／Ｆカード２ｎをテストするには、
テスト信号発生器６から今度はデジタルデータを発生し
、折り返し信号を検出器７で検出し、一致、不一致を判
断する。
テスト信号発生器６から今度はデジタルデータを発生し
、折り返し信号を検出器７で検出し、一致、不一致を判
断する。
第５図はリモートシステムに於ける端末１／Ｆ力−ド導
通テストの構成を示し、１０ａ、１０ｂは回線インター
フェース（以下ＣＴカード）であり、１１は高速ディジ
タル回線等の伝送路である。
通テストの構成を示し、１０ａ、１０ｂは回線インター
フェース（以下ＣＴカード）であり、１１は高速ディジ
タル回線等の伝送路である。
局ｙ内のＣＰＵ５はＣＴカード１０ａ、１０ｂと伝送路
１１を介して遠隔の局Ｚにある端末！／Ｆカード２ａの
折り返しをＲＬＢ要求により局Ｚ内のＣＰＵ８に指示し
、上記と同様にしてテストを行う。
１１を介して遠隔の局Ｚにある端末！／Ｆカード２ａの
折り返しをＲＬＢ要求により局Ｚ内のＣＰＵ８に指示し
、上記と同様にしてテストを行う。
従来のテスト方式にあっては、端末Ｉ／Ｆカードの種類
に対応して、テストカードから送信するテスト信号を夫
々選択して送信している。端末■／Ｆカードにはデータ
形態が異なる各種のものがあり、例えば同期式データ端
末Ｉ／Ｆカード、調歩式データ端末Ｉ／Ｆカード、３２
Ｋｂｐｓ音声端末１／Ｆカード、端末１／Ｆカード及
び１６ Ｋｂｐｓ音声端末１／Ｆカード等である。従っ
て、テストカード側ではテスト信号もその分準備しなけ
ればならない。従来のテスト方法では、テストカードに
これら全ての端末Ｉ／Ｆカードに対処する信号発生器を
設けなければならず回路が大きくなり高価なものになる
という欠点があった。又新規の端末Ｉ／Ｆカードが出現
するたびにテストカード内の回路構成を増加させること
は製造上面倒であり、不可能であった。テストカード自
体を増設する方法もあるが、筐体の容積の制限上それに
も限界があり、コスト高にもなるという問題があった。
に対応して、テストカードから送信するテスト信号を夫
々選択して送信している。端末■／Ｆカードにはデータ
形態が異なる各種のものがあり、例えば同期式データ端
末Ｉ／Ｆカード、調歩式データ端末Ｉ／Ｆカード、３２
Ｋｂｐｓ音声端末１／Ｆカード、端末１／Ｆカード及
び１６ Ｋｂｐｓ音声端末１／Ｆカード等である。従っ
て、テストカード側ではテスト信号もその分準備しなけ
ればならない。従来のテスト方法では、テストカードに
これら全ての端末Ｉ／Ｆカードに対処する信号発生器を
設けなければならず回路が大きくなり高価なものになる
という欠点があった。又新規の端末Ｉ／Ｆカードが出現
するたびにテストカード内の回路構成を増加させること
は製造上面倒であり、不可能であった。テストカード自
体を増設する方法もあるが、筐体の容積の制限上それに
も限界があり、コスト高にもなるという問題があった。
この発明は上記事情に鑑みなされたもので、新規機能の
端末１／Ｆカードが出現しても、テストカードに対処す
る新規回路を増加構成することなく、又テストカード自
体を増設することもなく全ての種類の端末Ｉ／Ｆカード
のテストを行うことができる導通試験方式を提供するこ
とを目的としている。
端末１／Ｆカードが出現しても、テストカードに対処す
る新規回路を増加構成することなく、又テストカード自
体を増設することもなく全ての種類の端末Ｉ／Ｆカード
のテストを行うことができる導通試験方式を提供するこ
とを目的としている。
この発明においては、制御用中央演算装置５と、導通試
験を行うテストカード４と、このテストカード４内に設
けた共用パターン発生器１７と共用パターン検出器１６
と、被導通試験側の端末用インターフェースカード２と
、このインターフェースカード２内に設けた所定データ
形態の専用テスト信号発生器２６と専用検出器２７及び
共用パターン発生器１７からの出力が与えられるゲート
回路２９とを備え、前記中央演算装置５からの指令によ
り共用パターン発生器１７から共用パターン信号をイン
ターフェースカード２に出力し、同じく中央演算装置５
からの指令により専用テスト信号発生器２６からテスト
信号を発生し、このテスト信号を該インターフェースカ
ード２の内部回路１３．１４を通電させて専用検出器２
７で検出し、この検出信号によりゲート回路２９を制御
して共用パターン信号をテストカード４側に戻し共用パ
ターン検出器１７で検出して、テストカード４とインタ
ーフェースカード２との間の伝送路１１゜１２及びイン
ターフェース内の内部回路１３゜１４の通電試験を行う
ようにした。
験を行うテストカード４と、このテストカード４内に設
けた共用パターン発生器１７と共用パターン検出器１６
と、被導通試験側の端末用インターフェースカード２と
、このインターフェースカード２内に設けた所定データ
形態の専用テスト信号発生器２６と専用検出器２７及び
共用パターン発生器１７からの出力が与えられるゲート
回路２９とを備え、前記中央演算装置５からの指令によ
り共用パターン発生器１７から共用パターン信号をイン
ターフェースカード２に出力し、同じく中央演算装置５
からの指令により専用テスト信号発生器２６からテスト
信号を発生し、このテスト信号を該インターフェースカ
ード２の内部回路１３．１４を通電させて専用検出器２
７で検出し、この検出信号によりゲート回路２９を制御
して共用パターン信号をテストカード４側に戻し共用パ
ターン検出器１７で検出して、テストカード４とインタ
ーフェースカード２との間の伝送路１１゜１２及びイン
ターフェース内の内部回路１３゜１４の通電試験を行う
ようにした。
又、この発明の別の発明においては、主局側ｙにテスト
カード４と主中央演算装置５を設け、伝送路１１で接続
される相手局側Ｚにインターフェースカード２と従中央
演算装置８とを設け、主中央演算装置５からの指令によ
り、伝送路１１を介して相手局Ｚ内のインターフェース
カード２との通電試験を行うようにした。
カード４と主中央演算装置５を設け、伝送路１１で接続
される相手局側Ｚにインターフェースカード２と従中央
演算装置８とを設け、主中央演算装置５からの指令によ
り、伝送路１１を介して相手局Ｚ内のインターフェース
カード２との通電試験を行うようにした。
各種データ形態の異なるインターフェースカード２内に
夫々専用テスト信号発生器２６と対応する専用検出器２
７とを予め設け、インターフェースカード２内の内部通
電試験を自己診断させ、通電結果が正常なら共用パター
ン信号をゲート回路２９で折り返し、伝送路の導通試験
をテストカード側で行うようにして、導通試験を２段階
で独立に行うようにした。
夫々専用テスト信号発生器２６と対応する専用検出器２
７とを予め設け、インターフェースカード２内の内部通
電試験を自己診断させ、通電結果が正常なら共用パター
ン信号をゲート回路２９で折り返し、伝送路の導通試験
をテストカード側で行うようにして、導通試験を２段階
で独立に行うようにした。
又この発明においては、主局側ｙから遠隔地にある相手
局側２のインターフェースカード２をリモート指令によ
り導通試験するようにして、合せて伝送路１１を介した
通電試験も行うようにした。
局側２のインターフェースカード２をリモート指令によ
り導通試験するようにして、合せて伝送路１１を介した
通電試験も行うようにした。
以下、この発明を図面に基づいて説明する。第１図はこ
の発明の導通試験方式の一実施例を示す図である。図に
おいて、１はパスライン、２は端末１／Ｆカード、３は
端末、４はテスト（ＴＥＳＴ）カード、５は中央演算処
理装置（ＣＰＵ５） 、１０は回線インターフェースカ
ード（ＣＴカード）であり、端末Ｉ／Ｆカード２はパス
ライン１にバス１２で接続されている。導通試験される
端末１／Ｆカード２は各種端末１／Ｆカード２ａ〜２ｎ
よりなり、これらは対応する各種端末３ａ〜３ｎと夫々
接続されている。ここで端末３ａは例えば音声用端末で
あり、端末３ｎはデータ端末であり、これらのハードウ
ェア構成は相異なる。従ってこれらと夫々対応する端末
Ｉ／Ｆカード２ａと端末Ｉ／Ｆカード２ｎとはハードウ
ェア構成が相異なっている。各端末Ｉ／Ｆカード２はバ
ス１２を介してパスライン１に夫々接続されている。
の発明の導通試験方式の一実施例を示す図である。図に
おいて、１はパスライン、２は端末１／Ｆカード、３は
端末、４はテスト（ＴＥＳＴ）カード、５は中央演算処
理装置（ＣＰＵ５） 、１０は回線インターフェースカ
ード（ＣＴカード）であり、端末Ｉ／Ｆカード２はパス
ライン１にバス１２で接続されている。導通試験される
端末１／Ｆカード２は各種端末１／Ｆカード２ａ〜２ｎ
よりなり、これらは対応する各種端末３ａ〜３ｎと夫々
接続されている。ここで端末３ａは例えば音声用端末で
あり、端末３ｎはデータ端末であり、これらのハードウ
ェア構成は相異なる。従ってこれらと夫々対応する端末
Ｉ／Ｆカード２ａと端末Ｉ／Ｆカード２ｎとはハードウ
ェア構成が相異なっている。各端末Ｉ／Ｆカード２はバ
ス１２を介してパスライン１に夫々接続されている。
而してテストカード４内には、共用テスト信号としての
共用パターン発生器７と共用パターン検出器６とが設け
られ、２０．２１は単方向バッファゲートである。ＣＰ
Ｕ５はこれらバッフアゲ−）２０．２１の開閉を制御し
、又テストカード４の動作をコントロールする。一方音
声用の端末■／Ｆカード２ａ内には送信処理部１３と受
信処理部１４．セレクタスイッチ３１．３２．３３゜３
４等の内部回路が設けられている。
共用パターン発生器７と共用パターン検出器６とが設け
られ、２０．２１は単方向バッファゲートである。ＣＰ
Ｕ５はこれらバッフアゲ−）２０．２１の開閉を制御し
、又テストカード４の動作をコントロールする。一方音
声用の端末■／Ｆカード２ａ内には送信処理部１３と受
信処理部１４．セレクタスイッチ３１．３２．３３゜３
４等の内部回路が設けられている。
又端末Ｔ／Ｆカード２ａ内には音声専用のテスト信号発
生器２６とその専用の検出器３７とが設けられている。
生器２６とその専用の検出器３７とが設けられている。
セレクタスイッチ３３はＣＰＵ５からの指令により、テ
スト信号発生器２６と音声用端末３ａとを択一的に切換
えて送信処理部１３に接続する。セレクタスイッチ３４
はＣＰＵ５からの指令により、検出器２７と端末３ａと
を択一的に切換えて受信処理部１４に接続する。
スト信号発生器２６と音声用端末３ａとを択一的に切換
えて送信処理部１３に接続する。セレクタスイッチ３４
はＣＰＵ５からの指令により、検出器２７と端末３ａと
を択一的に切換えて受信処理部１４に接続する。
而して２２，２３．２４．２５は単方向のパフファゲー
トであり、送信処理部１３とバッファゲート２２との間
にはセレクタスイッチ３工が、受信処理部１４とバッフ
ァゲート２３との間にはセレクタスイッチ３２が夫々設
けられている。セレクタスイッチ３２はバッファゲート
２３と送信処理部１３とを択一的に切換えて受信処理部
１４に接続する。２９はゲート回路としてのアンドゲー
トであり、専用検出器２７のテストＯＫ信号がゲート制
御として入力され、共用パターン発生器１７からの信号
が他方の入力として与えられている。セレクタスイッチ
３１は２回路のセレクト部からなり、一方のセレクト部
は受信処理部１４とバッファゲート２２とを択一的に切
換えて送信処、連部１３に接続する。他方のセレクト部
はＡＮＤゲート２９と送信処理部１３とを択一的に切換
えてバス１２．パスライン１を介し共用パターン検出器
１６に接続する。
トであり、送信処理部１３とバッファゲート２２との間
にはセレクタスイッチ３工が、受信処理部１４とバッフ
ァゲート２３との間にはセレクタスイッチ３２が夫々設
けられている。セレクタスイッチ３２はバッファゲート
２３と送信処理部１３とを択一的に切換えて受信処理部
１４に接続する。２９はゲート回路としてのアンドゲー
トであり、専用検出器２７のテストＯＫ信号がゲート制
御として入力され、共用パターン発生器１７からの信号
が他方の入力として与えられている。セレクタスイッチ
３１は２回路のセレクト部からなり、一方のセレクト部
は受信処理部１４とバッファゲート２２とを択一的に切
換えて送信処、連部１３に接続する。他方のセレクト部
はＡＮＤゲート２９と送信処理部１３とを択一的に切換
えてバス１２．パスライン１を介し共用パターン検出器
１６に接続する。
而して１０は通信制御用のＣＴカードであり、高速ディ
ジタル回線等の伝送路に接続される。同様にデータ端末
１／Ｆカード２ｎ内には送信処理部１３．受信処理部１
４．単方向バッファ２２〜２５、セレクタスイッチ３１
〜３４．アンドゲート２９相当回路が設けられ、この場
合はディジタルデータ専用のテスト信号発生器とその対
応専用検出器とが設けられている。このようにして機能
や種類に応じた専用テスト信号発生器とその対応専用検
出器が各種端末！／Ｆカード内には予め設けられている
。
ジタル回線等の伝送路に接続される。同様にデータ端末
１／Ｆカード２ｎ内には送信処理部１３．受信処理部１
４．単方向バッファ２２〜２５、セレクタスイッチ３１
〜３４．アンドゲート２９相当回路が設けられ、この場
合はディジタルデータ専用のテスト信号発生器とその対
応専用検出器とが設けられている。このようにして機能
や種類に応じた専用テスト信号発生器とその対応専用検
出器が各種端末！／Ｆカード内には予め設けられている
。
次に動作について説明する。
ＣＰＵ５はテストカード４にテスト対象カードアドレス
の通知とテスト開始を指示する。すると共用パターン発
生器１７は全１／Ｆカードに対して共通のＰＮパターン
をバッファゲート２１を介して、対象の例えば端末Ｉ／
Ｆカード２ａに出力する。
の通知とテスト開始を指示する。すると共用パターン発
生器１７は全１／Ｆカードに対して共通のＰＮパターン
をバッファゲート２１を介して、対象の例えば端末Ｉ／
Ｆカード２ａに出力する。
次にＣＰＵ５は端末Ｉ／Ｆカード２ａに対して折り返し
テスト指示を行う、この指示により、まずセレクタスイ
ッチ３３は専用テスト信号発生器２６を選択し、そこか
ら可聴の２周波数がモジュレーション処理されたテスト
信号が送信処理部１３に与えられる。そしてセレクタス
イッチ３１の２回路は別のセレクタスイッチ３２とアン
ドゲート２９を夫々選択し、又セレクタスイッチ３２は
送信処理部１３を選択するのでテスト信号は受信処理部
１４に与えられ、所定の受信処理が行われる。次にセレ
クタスイッチ３４は専用検出器２７を選択し受信処理後
のテスト信号か専用検出器２７に与えられる。ここでは
専用テスト信号発生器２６から出力されたテスト信゛号
と、入力したテスト信号とが一致するか否か判断し、一
致したらテストＯＫ信号をアンドゲート２９に与える。
テスト指示を行う、この指示により、まずセレクタスイ
ッチ３３は専用テスト信号発生器２６を選択し、そこか
ら可聴の２周波数がモジュレーション処理されたテスト
信号が送信処理部１３に与えられる。そしてセレクタス
イッチ３１の２回路は別のセレクタスイッチ３２とアン
ドゲート２９を夫々選択し、又セレクタスイッチ３２は
送信処理部１３を選択するのでテスト信号は受信処理部
１４に与えられ、所定の受信処理が行われる。次にセレ
クタスイッチ３４は専用検出器２７を選択し受信処理後
のテスト信号か専用検出器２７に与えられる。ここでは
専用テスト信号発生器２６から出力されたテスト信゛号
と、入力したテスト信号とが一致するか否か判断し、一
致したらテストＯＫ信号をアンドゲート２９に与える。
このＯＫ信号によりアンドゲートは開成されて、ＰＮパ
ターン信号がアントゲルト２９を通過し、セレクタスイ
ッチ３１．バッファゲート２２．バス１２及びパンファ
ゲート２０を介してテストカード４内の共用パターン検
出器１６に与えられる。
ターン信号がアントゲルト２９を通過し、セレクタスイ
ッチ３１．バッファゲート２２．バス１２及びパンファ
ゲート２０を介してテストカード４内の共用パターン検
出器１６に与えられる。
共用パターン検出器１６では、送信されたＰＮパターン
信号が戻って来ると、一定時間又は一定のビット長間、
共用パターン発生器１７から送信したＰＮパターン信号
と不一致しないか検査し、誤りがなければテスト結果を
正常としＣＰＵ５に通知する。誤りがあったり、一定時
間内にＰＮパターン信号が端末Ｉ／Ｆカード２ａから戻
って来ない場合にはテスト結果を誤りとしてＣＰＵ５に
通知する。
信号が戻って来ると、一定時間又は一定のビット長間、
共用パターン発生器１７から送信したＰＮパターン信号
と不一致しないか検査し、誤りがなければテスト結果を
正常としＣＰＵ５に通知する。誤りがあったり、一定時
間内にＰＮパターン信号が端末Ｉ／Ｆカード２ａから戻
って来ない場合にはテスト結果を誤りとしてＣＰＵ５に
通知する。
次にＣＰＵ５はテストカード４からのテスト結果を読取
り、分析処理を行い、端末１／Ｆカード２ａに折り返し
テスト解除指示を行う。するとセレクタスイッチ３１，
３２．３３．３４は対応してバッファゲート２２．２３
，２４．２５を夫々選択し、端末３ａは端末Ｉ／Ｆカー
ド２ａを介しテハスライン１に接続される。又ＣＰＵ５
はテストカード４にテスト解除指示を与え、ＰＮパター
ンの発生を停止させて、１チヤンネルのテストを終了す
る。
り、分析処理を行い、端末１／Ｆカード２ａに折り返し
テスト解除指示を行う。するとセレクタスイッチ３１，
３２．３３．３４は対応してバッファゲート２２．２３
，２４．２５を夫々選択し、端末３ａは端末Ｉ／Ｆカー
ド２ａを介しテハスライン１に接続される。又ＣＰＵ５
はテストカード４にテスト解除指示を与え、ＰＮパター
ンの発生を停止させて、１チヤンネルのテストを終了す
る。
次にデータ端末１／Ｆカード２ｎを折り返しテストする
場合も前述と同様に行うが、この場合端末１／Ｆカード
内の専用テスト信号発生器はデジタルデータを発生し、
専用検出器はデジタルデータの電歇２不−敗の検出を行
う。勿論、ＣＰＵ５とテストカード４とは全く同一のも
のを使用し、異なる機能、異なるデータ形式の端末１／
Ｆカード２ｎでもテスト可能となる。
場合も前述と同様に行うが、この場合端末１／Ｆカード
内の専用テスト信号発生器はデジタルデータを発生し、
専用検出器はデジタルデータの電歇２不−敗の検出を行
う。勿論、ＣＰＵ５とテストカード４とは全く同一のも
のを使用し、異なる機能、異なるデータ形式の端末１／
Ｆカード２ｎでもテスト可能となる。
第２図はローカル端末Ｉ／Ｆカードの折り返しテストの
一般形を示し、ＣＰＵ５がテストカード４にテスト指示
を、端末１／Ｆカード２に折り返しテスト指示を夫々行
い、端末１／Ｆカード２内における自己診断がＯＫなら
アンドゲート２９が開き、ＰＮパターンがこのアンドゲ
ート２９を通り、共用パターン検出器１６で一致検出さ
れて、テスト正常（異常）の結果がＣＰＵ５に通知され
る。
一般形を示し、ＣＰＵ５がテストカード４にテスト指示
を、端末１／Ｆカード２に折り返しテスト指示を夫々行
い、端末１／Ｆカード２内における自己診断がＯＫなら
アンドゲート２９が開き、ＰＮパターンがこのアンドゲ
ート２９を通り、共用パターン検出器１６で一致検出さ
れて、テスト正常（異常）の結果がＣＰＵ５に通知され
る。
第３図はこの発明のリモート折り返しテストの形態を示
している。主局ｙ指令側のテストカード４は、ＣＴカー
ド１０ａ及び高速ディジタル回線等の伝送路１１を介し
て隔地の相手局ＺのＣＴカード１０と接続される被試験
用の対象端末Ｉ／Ｆカード２ｂと、又指令側の主ＣＰＵ
５と対象端末１／Ｆカード２側の従ＣＰＵ８とは伝送路
１１を介して夫々接続されている。従って、主ＣＰＵ５
は主局ｙのテストカード４と相手局ｙの従ＣＰＵ５ｂに
テスト指示を行い、相手局の従ＣＰＵ８は対象端末１／
Ｆカード２に折り返しテスト指示を行う。対象端末１／
Ｆカード２の自己診断がＯＫならアンドゲート２９が開
き、指令側ｙから伝送路１１を伝わってきたＰＮパター
ンはアンドゲート２９により折り返され、指令側の共用
パターン検出器１６で電歇、不一致が検出される。この
ようにして相手局Ｚの各種端末１／Ｆカードを主局から
、リモート方式で容易に折り返しテストを行い、その状
態を検査できる。このようにして端末１／Ｆカード内で
の導通／動作試験及びパスラインや伝送路回線とを含め
た導通試験が正確に容易に行われる。リモート端末Ｉ／
Ｆカードの試験に対する手間が軽減されかつ時間が短縮
され、コストダウンが図れる。
している。主局ｙ指令側のテストカード４は、ＣＴカー
ド１０ａ及び高速ディジタル回線等の伝送路１１を介し
て隔地の相手局ＺのＣＴカード１０と接続される被試験
用の対象端末Ｉ／Ｆカード２ｂと、又指令側の主ＣＰＵ
５と対象端末１／Ｆカード２側の従ＣＰＵ８とは伝送路
１１を介して夫々接続されている。従って、主ＣＰＵ５
は主局ｙのテストカード４と相手局ｙの従ＣＰＵ５ｂに
テスト指示を行い、相手局の従ＣＰＵ８は対象端末１／
Ｆカード２に折り返しテスト指示を行う。対象端末１／
Ｆカード２の自己診断がＯＫならアンドゲート２９が開
き、指令側ｙから伝送路１１を伝わってきたＰＮパター
ンはアンドゲート２９により折り返され、指令側の共用
パターン検出器１６で電歇、不一致が検出される。この
ようにして相手局Ｚの各種端末１／Ｆカードを主局から
、リモート方式で容易に折り返しテストを行い、その状
態を検査できる。このようにして端末１／Ｆカード内で
の導通／動作試験及びパスラインや伝送路回線とを含め
た導通試験が正確に容易に行われる。リモート端末Ｉ／
Ｆカードの試験に対する手間が軽減されかつ時間が短縮
され、コストダウンが図れる。
以上説明してきたようにこの発明によれば、制御用中央
演算装置と、導通試験を行うテストカードと、このテス
トカード内に設けた共用パターン発生器と共用パターン
検出器と、被導通試験側の端末用インターフェースカー
ドと、このインターフェースカード内に設けた所定デー
タ形態の専用テスト信号発生器と専用検出器と共用パタ
ーン発生器からの出力が与えられるゲート回路とを備え
、中央演算装置からの指令により共用パターン発生器か
ら共用パターン信号をインターフェースカードに出力し
、同じく中央演算装置からの指令により専用テスト信号
発生器からテスト信号を発生し、このテスト信号を該イ
ンターフェースカードの内部回路を通電させて専用検出
器で検出し、この検出信号によりゲート回路を制御して
共用パターン信号をテストカード側に戻し共用パターン
検出器で検出してテストカードとインターフェースカー
ドとの間の伝送路及びインターフェース内の内部回路の
通電試験を行うようにしたので、各種データ形態のイン
ターフェースカードでも同一のテストカードを使用して
導通試験を行うことができる。
演算装置と、導通試験を行うテストカードと、このテス
トカード内に設けた共用パターン発生器と共用パターン
検出器と、被導通試験側の端末用インターフェースカー
ドと、このインターフェースカード内に設けた所定デー
タ形態の専用テスト信号発生器と専用検出器と共用パタ
ーン発生器からの出力が与えられるゲート回路とを備え
、中央演算装置からの指令により共用パターン発生器か
ら共用パターン信号をインターフェースカードに出力し
、同じく中央演算装置からの指令により専用テスト信号
発生器からテスト信号を発生し、このテスト信号を該イ
ンターフェースカードの内部回路を通電させて専用検出
器で検出し、この検出信号によりゲート回路を制御して
共用パターン信号をテストカード側に戻し共用パターン
検出器で検出してテストカードとインターフェースカー
ドとの間の伝送路及びインターフェース内の内部回路の
通電試験を行うようにしたので、各種データ形態のイン
ターフェースカードでも同一のテストカードを使用して
導通試験を行うことができる。
新規機能のインターフェースカードが出現しても同一の
テストカードで試験できるため、コストダウンを図るこ
とができる。又各インターフェースカードは自己診断機
能を備えることになり、故障の早期発見となりシステム
の稼働率が向上する。
テストカードで試験できるため、コストダウンを図るこ
とができる。又各インターフェースカードは自己診断機
能を備えることになり、故障の早期発見となりシステム
の稼働率が向上する。
又、この発明の別の発明においては、主局側ｙにテスト
カード４と主中央演算装置５を設け、伝送路１１で接続
される相手局側Ｚにインターフェースカード２と従中央
演算装置８とを設け、主中央演算装置５からの指令によ
り、伝送路１１を介してインターフェースカード２の通
電試験を行うようにしたので、伝送路１１の通電試験も
行うことができ、又遠隔地までわざわざ出掛ることなく
相手局Ｚのインターフェースカード２の通電試験が可能
となり、便利となるとともに相手局側を含めた機器の診
断管理が可能となる。従って、リモート局にオペレータ
が出向く必要がなくなり、そのコストダウンのメリット
は更に増大する。
カード４と主中央演算装置５を設け、伝送路１１で接続
される相手局側Ｚにインターフェースカード２と従中央
演算装置８とを設け、主中央演算装置５からの指令によ
り、伝送路１１を介してインターフェースカード２の通
電試験を行うようにしたので、伝送路１１の通電試験も
行うことができ、又遠隔地までわざわざ出掛ることなく
相手局Ｚのインターフェースカード２の通電試験が可能
となり、便利となるとともに相手局側を含めた機器の診
断管理が可能となる。従って、リモート局にオペレータ
が出向く必要がなくなり、そのコストダウンのメリット
は更に増大する。
第１図は本発明が適用される導通試験装置のブロック図
、第２図は本発明のローカル試験の動作を示すブロック
図、第３図は本発明のリモート動作を示すブロック図、
第４図は従来の導通試験装置のプロ、ツタ図、第５図は
従来のリモート動作を示すブロック図である。 ２・・・端末インターフェースカード、３・・・端末、
４・・・テストカード、５．８・・・ＣＰＵ、１０・・
・ＣＴカード、１１・・・伝送路、１３．１４・・・内
部回路、１６・・・共用パターン検出器、１７・・・共
用パターン発生器、２６・・・専用テスト信号発生器、
２７・・・専用検出器、２９・・・アンド回路。 代理人 大 岩 増 ａ（ほか２名）手続補正
書輸匍 昭和 年 月 日 導通試験方式 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書全文。 ６、補正の内容 ｉｌｌ 明細書全文を別紙のとおり補正する。 以上 明 細 書（金主１１す １、発明の名称 導通試験方式 ２、特許請求の範囲 （１）制御用中央演算装置と、導通試験を行うテストカ
ードと、このテストカード内に設けた共用パターン発生
器及び共用パターン検出器と、被導通試験用の端末用イ
ンターフェースカードと、このインターフェースカード
内に設けた所定データ形態の専用テスト信号発生器と専
用検出器及び前記共用パターン発生器からの出力が与え
られるゲート回路とを備え、 前記中央演算装置からの指令により前記共用パターン発
生器から共用パターン信号を前記インターフェースカー
ドに出力し、同じく前記中央演算装置からの指令により
前記専用テスト信号発生器からテスト信号を発生し、こ
のテスト信号を該インターフェースカードの内部回路を
通電させて前記専用検出器で検出し、この検出信号によ
り前記ゲート回路を制御して前記共用パターン信号を前
記テストカード側に戻し前記共用パターン検出器で検出
して前記テストカードと前記インターフェースカードと
の間の伝送路及びインターフェース内の内部回路の通電
試験を行う導通試験方式。 （２）主局側に設けられる制御用主中央演算装置と導通
試験を行うテストカードと、このテストカード内に設け
た共用パターン発生器及び共用パターン検出器と、前記
主局に対して伝送路を介して接続される相手局側に設け
られる制御用従中央演算装置及び被導通試験用の端末用
インターフェースカードと、このインターフェースカー
ド内に設けた所定データ形態の専用テスト信号発生器と
専用検出器及びこの専用検出器の出力によりゲート制御
されるゲート回路とを備え、 前記主中央演算装置からの指令により前記共用パターン
発生器から共用パターン信号を出力し、この共用パター
ン信号を前記伝送路を介して前記インターフェースカー
ドのゲート回路に入力し、同じく前記主中央演算装置か
ら前記伝送路を介して前記従中央演算装置に与えられる
指令に基づき前記専用テスト信号発生器からテスト信号
を発生し、このテスト信号を該インターフェースカード
の内部回路を通電させて前記専用検出器で検出し、この
検出信号により前記ゲート回路を制御して前記共用パタ
ーン信号を前記テストカードに伝送路を介して戻し、こ
の戻り共用パターン信号を前記共用パターン検出器で検
出して、前記主局側のテストカードと前記相手局側のイ
ンターフェースカードとの間の伝送路及び該インターフ
ェースカード内の通電試験を行うようにした導通試験方
式。 ３、発明の詳細な説明 〔産業上の利用分野〕 この発明は、音声端末やデータ端末等の端末インターフ
ェース（１／Ｆ）カードの導通試験方式〔従来の技術〕 従来の端末Ｉ／Ｆカードの導通試験は第４図。 第５図に示す方式で行われている。即ち第４図において
、１はパスライン、２は端末Ｉ／Ｆカード、３は端末、
４はテスト（Ｔ Ｅ Ｓ Ｔ）カード、５は制御用中央
演算装置（以下ＣＰＵと記す）である。 端末１／Ｆカード２は複数個２ａ〜２ｎ設けられ、夫々
対応する端末３ａ〜３ｎが接続されている。 例えば端末３ａは音声用端末であり、端末３ｎはデータ
端末である。従って、端末１／Ｆカード２ａと端末Ｉ／
Ｆカード２ｎはデータ形態が夫々異なるものであり、ハ
ードウェア構成も異なる。 テストカード４内にはテスト信号発生器６と検出器７と
が設けられ、各端末Ｉ／Ｆカード２はパスライン１にバ
ス接続されている。 次に動作について説明する。 まず、音声端末用の端末Ｉ／Ｆカード２ａの導通試験を
行うには、ＣＰＵ５からのテスト指示により、テストカ
ード４のテスト信号発生器６は可聴の２周波数を発生し
、所定のモジュレーション処理をして端末Ｉ／Ｆカード
２ａに送信する。又ＣＰＵ５からのＲＬＢ指示により、
端末１／Ｆカード２ａは自己の内部回路を直列に接続す
る閉回路を構成する。次に、テスト信号発生器６からの
テスト信号は端末１／Ｆカード２ａで内部回路を通過し
て折り返され、テストカード４の検出器７で受信される
。ここでは送信された信号と受信された信号とが一致す
るか否かにより、端末Ｉ／Ｆカード２ａの導通機能の良
、不良を判断しＣＰＵ５に伝える。 一方、データ端末１／Ｆカード２ｎをテストするには、
テスト信号発生器６から今度はデジタルデータを発生し
、折り返し信号を検出器７で検出し、一致、不一致を判
断する。 第５図はリモートシステムに於ける端末１／Ｆ力−ド導
通テストの構成を示し、１０ａ、１０ｂは回線インター
フェースカード（以下ＣＴカード）であり、１１は高速
ディジタル回線等の伝送路である。局Ｙ内のＣＰＵ５は
ＣＴカード１０ａ。 １０ｂと伝送路１１を介して遠隔の局Ｚにある端末１／
Ｆカード２ａの折り返しをＲＬＢ要求により局Ｚ内のＣ
ＰＵ８に指示し、上記と同様にしてテストを行う。 〔発明が解決しようとする問題点〕 従来のテスト方式にあっては、端末１／Ｆカードの種類
に対応して、テストカードから送信するテスト信号を夫
々選択して送信している。端末■／Ｆカードにはデータ
形態が異なる各種のものがあり、例えば同期式データ端
末１／Ｆカード、調歩式データ端末Ｉ／Ｆカード、３２
Ｋｂｐｓ音声端末１／Ｆカード及びｌ ５ Ｋｂｐｓ
音声端末Ｉ／Ｆカード等である。従って、テストカード
側ではテスト信号もその分準備しなければならない。従
来のテスト方法では、テストカードにこれら全ての端末
１／Ｆカードに対処する信号発生器を設けなければなら
ず回路が大きくなり高価なものになるという欠点があっ
た。又新規の端末Ｉ／Ｆカードが出現するたびにテスト
カード内の回路構成を増加させることは製造上面倒であ
り、不可能であった。 テストカード自体を増設する方法もあるが、筐体の容積
の制限上それにも限界があり、コスト高にもなるという
問題があった。 この発明は上記事情に鑑みなされたもので、新規機能の
端末Ｉ／Ｆカードが出現しても、テストカードに対処す
る新規回路を増加構成することなく、又テストカード自
体を増設することもなく全ての種類の端末１／Ｆカード
のテストを行うことができる導通試験方式を提供するこ
とを目的としている。 〔問題点を解決するための手段〕 この発明においては、制御用中央演算装置５と、導通試
験を行うテストカード４と、このテストカード４内に設
けた共用パターン発生器１７と共用パターン検出器１６
と、被導通試験側の端末用インターフェースカード２と
、このインターフェースカード２内に設けた所定データ
形態の専用テスト信号発生器２６と専用検出器２７及び
共用パターン発生器１７からの出力が与えられるゲート
回路２９とを備え、前記中央演算装置５からの指令によ
り共用パターン発生器１７から共用パターン信号をイン
ターフェースカード２に出力し、同じく中央演算装置５
からの指令により専用テスト信号発生器２６からテスト
信号を発生し、このテスト信号を該インターフェースカ
ード２の内部回路１３．１４を通電させて専用検出器２
７で検出し、この検出信号によりゲート回路２９を制御
して共用パターン信号をテストカード４側に戻し共用パ
ターン検出器１７で検出して、テストカード４とインタ
ーフェースカード２との間の伝送路１１゜１２及びイン
ターフェース内の内部回路１３゜１４の通電試験を行う
ようにした。 又、この発明の別の発明においては、主局側ｙにテスト
カード４と主中央演算装置５を設け、伝送路１１で接続
される相手局側Ｚにインターフェースカード２と従中央
演算装置８とを設け、主中央演算装置５からの指令によ
り、伝送路１１を介して相手局Ｚ内のインターフェース
カード２との通電試験を行うようにした。 〔作用〕 各種データ形態の異なるインターフェースカード２内に
夫々専用テスト信号発生器２６と対応する専用検出器２
７とを予め設け、インターフェースカード２内の内部通
電試験を自己診断させ、通電結果が正常なら共用パター
ン信号をゲート回路２９で折り返し、伝送路の導通試験
をテストカード側で行うようにして、導通試験を２段階
で独立に行うようにした。 又この発明においては、主局側ｙから遠隔地にある相手
局側Ｚのインターフェースカード２をリモート指令によ
り導通試験するようにして、合せて伝送路１１を介した
通電試験も行うようにした。 〔実施例〕 以下、この発明を図面に基づいて説明する。第１図はこ
の発明の導通試験方式の一実施例を示す図である。図に
おいて、１はパスライン、２は端末Ｉ／Ｆカード、３は
端末、４はテスト（Ｔ Ｅ Ｓ Ｔ）カード、５は中央
演算処理装置（ＣＰＵ） 、１０は回線インターフェー
スカード（ＣＴカード）であり、端末Ｉ／Ｆカード２は
パスライン１にバス１２で接続されている。導通試験さ
れる端末Ｉ／Ｆカード２は各種端末１／Ｆカード２ａ〜
２ｎよりなり、これらは対応する各種端末３ａ〜３ｎと
夫々接続されている。ここで端末３ａは例えば音声用端
末であり、端末３ｎはデータ端末であり、これらのハー
ドウェア構成は相異なる。従ってこれらと夫々対応する
端末Ｉ／Ｆカード２ａと端末Ｉ／Ｆカード２ｎとはハー
ドウェア構成が相異なっている。各端末１／Ｆカード２
はバス１２を介してパスライン１に夫々接続されている
。 而してテストカード４内には、共用テスト信号としての
共用パターン発生器７と共用パターン検出器６とが設け
られ、２０．２１は単方向バッファゲートである。ＣＰ
Ｕ５はこれらバッファゲート２０．２１の開閉を制御し
、又テストカード４の動作をコントロールする。一方音
声用の端末■／Ｆカード２ａ内には送信処理部１３と受
信処理部１４．セレクタスイッチ３１．３２，３３゜３
４等の内部回路が設けられている。 又端末Ｉ／Ｆカード２ａ内には音声専用のテスト信号発
生器２６とその専用の検出器３７とが設けられている。 セレクタスイッチ３３はＣＰＵ５からの指令により、テ
スト信号発生器２６と音声用端末３ａとを択一的に切換
えて送信処理部１３に接続する。セレクタスイッチ３４
はＣＰＵ５からの指令により、検出器２７と端末３ａと
を択一的に切換えて受信処理部１４に接続する。 而して２２．２３．２４．２５は単方向のバフファゲー
トであり、送信処理部工３とバッファゲート２２との間
にはセレクタスイッチ３１が、受信処理部工４とバッフ
ァゲート２３との間にはセレクタスイッチ３２が夫々設
けられている。セレクタスイッチ３２はバフファゲート
２３と送信処理部１３とを択一的に切換えて受信処理部
１４に接続する。２９はゲート回路としてのアンドゲー
トであり、専用検出器２７のテストＯＫ信号がゲート制
御として入力され、共用パターン発生器１７からの信号
が他方の入力として与えられている。セレクタスイッチ
３１は２回路のセレクト部からなり、一方のセレクト部
は受信処理部１４とバフファゲート２２とを択一的に切
換えて送信処理部１３に接続する。他方のセレクト部は
アンドゲート２９と送信処理部１３とを択一的に切換え
てバス１２．パスライン１を介し共用パターン検出器１
６に接続する。 而して１０は通信制御用のＣＴカードであり、高速ディ
ジタル回線等の伝送路に接続される。同様にデータ端末
１／Ｆカード２ｎ内には送信処理部１３．受信処理部１
４．単方向バッファ２２〜２５、セレクタスイッチ３１
〜３４．アンドゲート２９相当回路が設けられ、この場
合はディジタルデータ専用のテスト信号発生器とその対
応専用検出器とが設けられている。このようにして機能
や種類に応じた専用テスト信号発生器とその対応専用検
出器が各種端末Ｉ／Ｆカード内には予め設けられている
。 次に動作について説明する。 ｃｐｕｓはテストカード４にテスト対象カードアドレス
の通知とテスト開始を指示する。すると共用パターン発
生器１７は全Ｉ／Ｆカードに対して共通のＰＮパターン
をバッファゲート２１を介して、対象の例えば端末１／
Ｆカード２ａに出力する。 次にＣＰＵ５は端末１／Ｆカード２ａに対して折り返し
テスト指示を行う。この指示により、まずセレクタスイ
ッチ３３は専用テスト信号発生器２６を選択し、そこか
ら可聴の２周波数がモジュレーション処理されたテスト
信号が送信処理部１３に与えられる。そしてセレクタス
イッチ３１の２回路は別のセレクタスイッチ３２とアン
ドゲート２９を夫々選択し、又セレクタスイッチ３２は
送信処理部１３を選択するのでテスト信号は受信処理部
１４に与えられ、所定の受信処理が行われる。次にセレ
クタスイッチ３４は専用検出器２７を選択し受信処理後
のテスト信号か専用検出器２７に与えられる。ここでは
専用テスト信号発生器２６から出力されたテスト信号と
、入力したテスト信号とが一致するか否か判断し、一致
したらテストＯＫ信号をアンドゲート２９に与える。 このテストＯＫ信号によりアンドゲートは開成されて、
ＰＮパターン信号がアンドゲート２９を通過し、セレク
タスイッチ３１．バッファゲート２２、バス１２及びバ
ッファゲート２０を介してテストカード４内の共用パタ
ーン検出器１６に与えられる。共用パターン検出器１６
では、送信されたＰＮパターン信号が戻って来ると、一
定時間又は一定のビット長間、共用パターン発生器１７
から送信したＰＮパターン信号と不一致しないか検査し
、誤りがなければテスト結果を正常としＣＰＵ５に通知
する。誤りがあったり、一定時間内にＰＮパターン信号
が端末Ｉ／Ｆカード２ａから戻って来ない場合にはテス
ト結果を誤りとしてＣＰＵ５に通知する。 次にＣＰＵ５はテストカード４からのテスト結果を読取
り、分析処理を行い、端末Ｉ／Ｆカード２ａに折り返し
テスト解除指示を行う。するとセレクタスイッチ３１，
３２，３３．３４は対応してバッファゲート２２，２３
．２４．２５を夫々選択し、端末３ａは端末Ｉ／Ｆカー
ド２ａを介してパスライン１に接続される。又ＣＰＵ５
はテストカード４にテスト解除指示を与え、ＰＮパター
ンの発生を停止させて、１チヤンネルのテストを終了す
る。 次にデータ端末Ｉ／Ｆカード２ｎを折り返しテストする
場合も前述と同様に行うが、この場合端末１／Ｆカード
内の専用テスト信号発生器はディジクルデ〜りを発生し
、専用検出器はディジタルデータの電歇、不一致の検出
を行う。勿論、ＣＰＵ５とテストカード４とは全く同一
のものを使用し、異なる機能、異なるデータ形式の端末
Ｉ／Ｆカード２ｎでもテスト可能となる。 第２図はローカル端末１／Ｆカードの折り返しテストの
一般形を示し、ＣＰＵ５がテストカード４にテスト指示
を、端末１／Ｆカード２に折り返しテスト指示を夫々行
い、端末１／Ｆカード２内における自己診断がＯＫなら
アンドゲート２９が開き、ＰＮパターンがこのアンドゲ
ート２９を通り、共用パターン検出器１６で一致検出さ
れて、テスト正常（異常）の結果がＣＰＵ５に通知され
る。 第３図はこの発明のリモート折り返しテストの形態を示
している。主局ｙ指令側のテストカード４は、ＣＴカー
ド１０ａ及び高速ディジタル回線等の伝送路１１を介し
て遠隔地の相手局ＺのＣＴカード１０ｂと接続される被
試験用の対象端末Ｉ／Ｆカード２ｂと、又指令側の主Ｃ
ＰＵ５と対象端末１／Ｆカード２ｂ側の従ＣＰＵ８とは
伝送路１１を介して夫々接続されている。従って、主Ｃ
ＰＵ５は主局ｙのテストカード４と相手局Ｚの従ＣＰＵ
８にテスト指示を行い、相手局の従ＣＰＵ８は対象端末
Ｉ／Ｆカード２ｂに折り返しテスト指示を行う。対象端
末１／Ｆカード２ｂの自己診断がＯＫならアンドゲート
２９が開き、指令側ｙから伝送路１１を伝わってきたＰ
Ｎパターンはアンドゲート２９により折り返され、指令
側の共用パターン検出器１６で電歇、不−敗が検出され
る。このようにして相手局Ｚの各種端末Ｉ／Ｆカードを
主局から、リモート方式で容易に折り返しテストを行い
、その状態を検査できる。このようにして端末Ｉ／Ｆカ
ード内での導通／動作試験及びパスラインや伝送路回線
とを含めた導通試験が正確に容易に行われる。リモート
端末１／Ｆカードの試験に対する手間が軽減されかつ時
間が短縮され、コストダウンが図れる。 〔発明の効果〕 以上説明してきたようにこの発明によれば、制御用中央
演算装置と、導通試験を行うテストカードと、このテス
トカード内に設けた共用パターン発生器と共用パターン
検出器と、被導通試験側の端末１／Ｆカードと、この端
末Ｉ／Ｆカード内に設けた所定データ形態の専用テスト
信号発生器と専用検出器と共用パターン発生器からの出
力が与えられるゲート回路とを備え、中央演算装置から
の指令により共用パターン発生器から共用パターン信号
を端末１／Ｆカードに出力し、同じく中央演算装置から
の指令により専用テスト信号発生器からテスト信号を発
生し、このテスト信号を該端末１／Ｆカードの内部回路
を通電させて専用検出器で検出し、この検出信号により
ゲート回路を制御して共用パターン信号をテストカード
側に戻し共用パターン検出器で検出してテストカードと
端末Ｉ／Ｆカードとの間の伝送路及び端末１／Ｆカード
内の内部回路の通電試験を行うようにしたので、各種デ
ータ形態の端末１／Ｆカードでも同一のテストカードを
使用して導通試験を行うことができる。新規機能の端末
１／Ｆカードが出現しても同一のテストカードで試験で
きるため、コストダウンを図ることができる。又各端末
Ｉ／Ｆカードは自己診断機能を備えることになり、故障
の早期発見となりシステムの稼働率が向上する。又、こ
の発明の別の発明においては、主局側ｙにテストカード
４と主中央演算装置５を設け、伝送路１１で接続される
相手局側Ｚに端末１／Ｆカード２と従中央演算装置８と
を設け、主中央演算装置５からの指令により、伝送路１
１を介して端末Ｉ／Ｆカード２の通電試験を行うように
したので、伝送路１１の通電試験も行うことができ、又
遠隔地までわざわざ山折ることなく相手局Ｚの端末Ｉ／
Ｆカード２の通電試験が可能となり、便利となるととも
に相手局側を含めた機器の診断管理が可能となる。従っ
て、リモート局にオペレータが出向く必要がなくなり、
そのコストダウンのメリットは更に増大する。 ４、図面の簡単な説明 第１図は本発明が適用される導通試験装置のブロック図
、第２図は本発明のローカル試験の動作を示すブロック
図、第３図は本発明のリモート動作を示すブロック図、
第４図は従来の導通試験装置のブロック図、第５図は従
来のリモート動作を示すブロック図である。 ２・・・端末インターフェースカード、３・・・端末、
４・・・テストカード、５，８・・・ＣＰＵ、１０・・
・ＣＴカード、１１・・・伝送路、１３．１４・・・内
部回路、１６・・・共用パターン検出器、１７・・・共
用パターン発生器、２６・・・専用テスト信号発生器、
２７・・・専用検出器、２９・・・アンド回路。
、第２図は本発明のローカル試験の動作を示すブロック
図、第３図は本発明のリモート動作を示すブロック図、
第４図は従来の導通試験装置のプロ、ツタ図、第５図は
従来のリモート動作を示すブロック図である。 ２・・・端末インターフェースカード、３・・・端末、
４・・・テストカード、５．８・・・ＣＰＵ、１０・・
・ＣＴカード、１１・・・伝送路、１３．１４・・・内
部回路、１６・・・共用パターン検出器、１７・・・共
用パターン発生器、２６・・・専用テスト信号発生器、
２７・・・専用検出器、２９・・・アンド回路。 代理人 大 岩 増 ａ（ほか２名）手続補正
書輸匍 昭和 年 月 日 導通試験方式 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書全文。 ６、補正の内容 ｉｌｌ 明細書全文を別紙のとおり補正する。 以上 明 細 書（金主１１す １、発明の名称 導通試験方式 ２、特許請求の範囲 （１）制御用中央演算装置と、導通試験を行うテストカ
ードと、このテストカード内に設けた共用パターン発生
器及び共用パターン検出器と、被導通試験用の端末用イ
ンターフェースカードと、このインターフェースカード
内に設けた所定データ形態の専用テスト信号発生器と専
用検出器及び前記共用パターン発生器からの出力が与え
られるゲート回路とを備え、 前記中央演算装置からの指令により前記共用パターン発
生器から共用パターン信号を前記インターフェースカー
ドに出力し、同じく前記中央演算装置からの指令により
前記専用テスト信号発生器からテスト信号を発生し、こ
のテスト信号を該インターフェースカードの内部回路を
通電させて前記専用検出器で検出し、この検出信号によ
り前記ゲート回路を制御して前記共用パターン信号を前
記テストカード側に戻し前記共用パターン検出器で検出
して前記テストカードと前記インターフェースカードと
の間の伝送路及びインターフェース内の内部回路の通電
試験を行う導通試験方式。 （２）主局側に設けられる制御用主中央演算装置と導通
試験を行うテストカードと、このテストカード内に設け
た共用パターン発生器及び共用パターン検出器と、前記
主局に対して伝送路を介して接続される相手局側に設け
られる制御用従中央演算装置及び被導通試験用の端末用
インターフェースカードと、このインターフェースカー
ド内に設けた所定データ形態の専用テスト信号発生器と
専用検出器及びこの専用検出器の出力によりゲート制御
されるゲート回路とを備え、 前記主中央演算装置からの指令により前記共用パターン
発生器から共用パターン信号を出力し、この共用パター
ン信号を前記伝送路を介して前記インターフェースカー
ドのゲート回路に入力し、同じく前記主中央演算装置か
ら前記伝送路を介して前記従中央演算装置に与えられる
指令に基づき前記専用テスト信号発生器からテスト信号
を発生し、このテスト信号を該インターフェースカード
の内部回路を通電させて前記専用検出器で検出し、この
検出信号により前記ゲート回路を制御して前記共用パタ
ーン信号を前記テストカードに伝送路を介して戻し、こ
の戻り共用パターン信号を前記共用パターン検出器で検
出して、前記主局側のテストカードと前記相手局側のイ
ンターフェースカードとの間の伝送路及び該インターフ
ェースカード内の通電試験を行うようにした導通試験方
式。 ３、発明の詳細な説明 〔産業上の利用分野〕 この発明は、音声端末やデータ端末等の端末インターフ
ェース（１／Ｆ）カードの導通試験方式〔従来の技術〕 従来の端末Ｉ／Ｆカードの導通試験は第４図。 第５図に示す方式で行われている。即ち第４図において
、１はパスライン、２は端末Ｉ／Ｆカード、３は端末、
４はテスト（Ｔ Ｅ Ｓ Ｔ）カード、５は制御用中央
演算装置（以下ＣＰＵと記す）である。 端末１／Ｆカード２は複数個２ａ〜２ｎ設けられ、夫々
対応する端末３ａ〜３ｎが接続されている。 例えば端末３ａは音声用端末であり、端末３ｎはデータ
端末である。従って、端末１／Ｆカード２ａと端末Ｉ／
Ｆカード２ｎはデータ形態が夫々異なるものであり、ハ
ードウェア構成も異なる。 テストカード４内にはテスト信号発生器６と検出器７と
が設けられ、各端末Ｉ／Ｆカード２はパスライン１にバ
ス接続されている。 次に動作について説明する。 まず、音声端末用の端末Ｉ／Ｆカード２ａの導通試験を
行うには、ＣＰＵ５からのテスト指示により、テストカ
ード４のテスト信号発生器６は可聴の２周波数を発生し
、所定のモジュレーション処理をして端末Ｉ／Ｆカード
２ａに送信する。又ＣＰＵ５からのＲＬＢ指示により、
端末１／Ｆカード２ａは自己の内部回路を直列に接続す
る閉回路を構成する。次に、テスト信号発生器６からの
テスト信号は端末１／Ｆカード２ａで内部回路を通過し
て折り返され、テストカード４の検出器７で受信される
。ここでは送信された信号と受信された信号とが一致す
るか否かにより、端末Ｉ／Ｆカード２ａの導通機能の良
、不良を判断しＣＰＵ５に伝える。 一方、データ端末１／Ｆカード２ｎをテストするには、
テスト信号発生器６から今度はデジタルデータを発生し
、折り返し信号を検出器７で検出し、一致、不一致を判
断する。 第５図はリモートシステムに於ける端末１／Ｆ力−ド導
通テストの構成を示し、１０ａ、１０ｂは回線インター
フェースカード（以下ＣＴカード）であり、１１は高速
ディジタル回線等の伝送路である。局Ｙ内のＣＰＵ５は
ＣＴカード１０ａ。 １０ｂと伝送路１１を介して遠隔の局Ｚにある端末１／
Ｆカード２ａの折り返しをＲＬＢ要求により局Ｚ内のＣ
ＰＵ８に指示し、上記と同様にしてテストを行う。 〔発明が解決しようとする問題点〕 従来のテスト方式にあっては、端末１／Ｆカードの種類
に対応して、テストカードから送信するテスト信号を夫
々選択して送信している。端末■／Ｆカードにはデータ
形態が異なる各種のものがあり、例えば同期式データ端
末１／Ｆカード、調歩式データ端末Ｉ／Ｆカード、３２
Ｋｂｐｓ音声端末１／Ｆカード及びｌ ５ Ｋｂｐｓ
音声端末Ｉ／Ｆカード等である。従って、テストカード
側ではテスト信号もその分準備しなければならない。従
来のテスト方法では、テストカードにこれら全ての端末
１／Ｆカードに対処する信号発生器を設けなければなら
ず回路が大きくなり高価なものになるという欠点があっ
た。又新規の端末Ｉ／Ｆカードが出現するたびにテスト
カード内の回路構成を増加させることは製造上面倒であ
り、不可能であった。 テストカード自体を増設する方法もあるが、筐体の容積
の制限上それにも限界があり、コスト高にもなるという
問題があった。 この発明は上記事情に鑑みなされたもので、新規機能の
端末Ｉ／Ｆカードが出現しても、テストカードに対処す
る新規回路を増加構成することなく、又テストカード自
体を増設することもなく全ての種類の端末１／Ｆカード
のテストを行うことができる導通試験方式を提供するこ
とを目的としている。 〔問題点を解決するための手段〕 この発明においては、制御用中央演算装置５と、導通試
験を行うテストカード４と、このテストカード４内に設
けた共用パターン発生器１７と共用パターン検出器１６
と、被導通試験側の端末用インターフェースカード２と
、このインターフェースカード２内に設けた所定データ
形態の専用テスト信号発生器２６と専用検出器２７及び
共用パターン発生器１７からの出力が与えられるゲート
回路２９とを備え、前記中央演算装置５からの指令によ
り共用パターン発生器１７から共用パターン信号をイン
ターフェースカード２に出力し、同じく中央演算装置５
からの指令により専用テスト信号発生器２６からテスト
信号を発生し、このテスト信号を該インターフェースカ
ード２の内部回路１３．１４を通電させて専用検出器２
７で検出し、この検出信号によりゲート回路２９を制御
して共用パターン信号をテストカード４側に戻し共用パ
ターン検出器１７で検出して、テストカード４とインタ
ーフェースカード２との間の伝送路１１゜１２及びイン
ターフェース内の内部回路１３゜１４の通電試験を行う
ようにした。 又、この発明の別の発明においては、主局側ｙにテスト
カード４と主中央演算装置５を設け、伝送路１１で接続
される相手局側Ｚにインターフェースカード２と従中央
演算装置８とを設け、主中央演算装置５からの指令によ
り、伝送路１１を介して相手局Ｚ内のインターフェース
カード２との通電試験を行うようにした。 〔作用〕 各種データ形態の異なるインターフェースカード２内に
夫々専用テスト信号発生器２６と対応する専用検出器２
７とを予め設け、インターフェースカード２内の内部通
電試験を自己診断させ、通電結果が正常なら共用パター
ン信号をゲート回路２９で折り返し、伝送路の導通試験
をテストカード側で行うようにして、導通試験を２段階
で独立に行うようにした。 又この発明においては、主局側ｙから遠隔地にある相手
局側Ｚのインターフェースカード２をリモート指令によ
り導通試験するようにして、合せて伝送路１１を介した
通電試験も行うようにした。 〔実施例〕 以下、この発明を図面に基づいて説明する。第１図はこ
の発明の導通試験方式の一実施例を示す図である。図に
おいて、１はパスライン、２は端末Ｉ／Ｆカード、３は
端末、４はテスト（Ｔ Ｅ Ｓ Ｔ）カード、５は中央
演算処理装置（ＣＰＵ） 、１０は回線インターフェー
スカード（ＣＴカード）であり、端末Ｉ／Ｆカード２は
パスライン１にバス１２で接続されている。導通試験さ
れる端末Ｉ／Ｆカード２は各種端末１／Ｆカード２ａ〜
２ｎよりなり、これらは対応する各種端末３ａ〜３ｎと
夫々接続されている。ここで端末３ａは例えば音声用端
末であり、端末３ｎはデータ端末であり、これらのハー
ドウェア構成は相異なる。従ってこれらと夫々対応する
端末Ｉ／Ｆカード２ａと端末Ｉ／Ｆカード２ｎとはハー
ドウェア構成が相異なっている。各端末１／Ｆカード２
はバス１２を介してパスライン１に夫々接続されている
。 而してテストカード４内には、共用テスト信号としての
共用パターン発生器７と共用パターン検出器６とが設け
られ、２０．２１は単方向バッファゲートである。ＣＰ
Ｕ５はこれらバッファゲート２０．２１の開閉を制御し
、又テストカード４の動作をコントロールする。一方音
声用の端末■／Ｆカード２ａ内には送信処理部１３と受
信処理部１４．セレクタスイッチ３１．３２，３３゜３
４等の内部回路が設けられている。 又端末Ｉ／Ｆカード２ａ内には音声専用のテスト信号発
生器２６とその専用の検出器３７とが設けられている。 セレクタスイッチ３３はＣＰＵ５からの指令により、テ
スト信号発生器２６と音声用端末３ａとを択一的に切換
えて送信処理部１３に接続する。セレクタスイッチ３４
はＣＰＵ５からの指令により、検出器２７と端末３ａと
を択一的に切換えて受信処理部１４に接続する。 而して２２．２３．２４．２５は単方向のバフファゲー
トであり、送信処理部工３とバッファゲート２２との間
にはセレクタスイッチ３１が、受信処理部工４とバッフ
ァゲート２３との間にはセレクタスイッチ３２が夫々設
けられている。セレクタスイッチ３２はバフファゲート
２３と送信処理部１３とを択一的に切換えて受信処理部
１４に接続する。２９はゲート回路としてのアンドゲー
トであり、専用検出器２７のテストＯＫ信号がゲート制
御として入力され、共用パターン発生器１７からの信号
が他方の入力として与えられている。セレクタスイッチ
３１は２回路のセレクト部からなり、一方のセレクト部
は受信処理部１４とバフファゲート２２とを択一的に切
換えて送信処理部１３に接続する。他方のセレクト部は
アンドゲート２９と送信処理部１３とを択一的に切換え
てバス１２．パスライン１を介し共用パターン検出器１
６に接続する。 而して１０は通信制御用のＣＴカードであり、高速ディ
ジタル回線等の伝送路に接続される。同様にデータ端末
１／Ｆカード２ｎ内には送信処理部１３．受信処理部１
４．単方向バッファ２２〜２５、セレクタスイッチ３１
〜３４．アンドゲート２９相当回路が設けられ、この場
合はディジタルデータ専用のテスト信号発生器とその対
応専用検出器とが設けられている。このようにして機能
や種類に応じた専用テスト信号発生器とその対応専用検
出器が各種端末Ｉ／Ｆカード内には予め設けられている
。 次に動作について説明する。 ｃｐｕｓはテストカード４にテスト対象カードアドレス
の通知とテスト開始を指示する。すると共用パターン発
生器１７は全Ｉ／Ｆカードに対して共通のＰＮパターン
をバッファゲート２１を介して、対象の例えば端末１／
Ｆカード２ａに出力する。 次にＣＰＵ５は端末１／Ｆカード２ａに対して折り返し
テスト指示を行う。この指示により、まずセレクタスイ
ッチ３３は専用テスト信号発生器２６を選択し、そこか
ら可聴の２周波数がモジュレーション処理されたテスト
信号が送信処理部１３に与えられる。そしてセレクタス
イッチ３１の２回路は別のセレクタスイッチ３２とアン
ドゲート２９を夫々選択し、又セレクタスイッチ３２は
送信処理部１３を選択するのでテスト信号は受信処理部
１４に与えられ、所定の受信処理が行われる。次にセレ
クタスイッチ３４は専用検出器２７を選択し受信処理後
のテスト信号か専用検出器２７に与えられる。ここでは
専用テスト信号発生器２６から出力されたテスト信号と
、入力したテスト信号とが一致するか否か判断し、一致
したらテストＯＫ信号をアンドゲート２９に与える。 このテストＯＫ信号によりアンドゲートは開成されて、
ＰＮパターン信号がアンドゲート２９を通過し、セレク
タスイッチ３１．バッファゲート２２、バス１２及びバ
ッファゲート２０を介してテストカード４内の共用パタ
ーン検出器１６に与えられる。共用パターン検出器１６
では、送信されたＰＮパターン信号が戻って来ると、一
定時間又は一定のビット長間、共用パターン発生器１７
から送信したＰＮパターン信号と不一致しないか検査し
、誤りがなければテスト結果を正常としＣＰＵ５に通知
する。誤りがあったり、一定時間内にＰＮパターン信号
が端末Ｉ／Ｆカード２ａから戻って来ない場合にはテス
ト結果を誤りとしてＣＰＵ５に通知する。 次にＣＰＵ５はテストカード４からのテスト結果を読取
り、分析処理を行い、端末Ｉ／Ｆカード２ａに折り返し
テスト解除指示を行う。するとセレクタスイッチ３１，
３２，３３．３４は対応してバッファゲート２２，２３
．２４．２５を夫々選択し、端末３ａは端末Ｉ／Ｆカー
ド２ａを介してパスライン１に接続される。又ＣＰＵ５
はテストカード４にテスト解除指示を与え、ＰＮパター
ンの発生を停止させて、１チヤンネルのテストを終了す
る。 次にデータ端末Ｉ／Ｆカード２ｎを折り返しテストする
場合も前述と同様に行うが、この場合端末１／Ｆカード
内の専用テスト信号発生器はディジクルデ〜りを発生し
、専用検出器はディジタルデータの電歇、不一致の検出
を行う。勿論、ＣＰＵ５とテストカード４とは全く同一
のものを使用し、異なる機能、異なるデータ形式の端末
Ｉ／Ｆカード２ｎでもテスト可能となる。 第２図はローカル端末１／Ｆカードの折り返しテストの
一般形を示し、ＣＰＵ５がテストカード４にテスト指示
を、端末１／Ｆカード２に折り返しテスト指示を夫々行
い、端末１／Ｆカード２内における自己診断がＯＫなら
アンドゲート２９が開き、ＰＮパターンがこのアンドゲ
ート２９を通り、共用パターン検出器１６で一致検出さ
れて、テスト正常（異常）の結果がＣＰＵ５に通知され
る。 第３図はこの発明のリモート折り返しテストの形態を示
している。主局ｙ指令側のテストカード４は、ＣＴカー
ド１０ａ及び高速ディジタル回線等の伝送路１１を介し
て遠隔地の相手局ＺのＣＴカード１０ｂと接続される被
試験用の対象端末Ｉ／Ｆカード２ｂと、又指令側の主Ｃ
ＰＵ５と対象端末１／Ｆカード２ｂ側の従ＣＰＵ８とは
伝送路１１を介して夫々接続されている。従って、主Ｃ
ＰＵ５は主局ｙのテストカード４と相手局Ｚの従ＣＰＵ
８にテスト指示を行い、相手局の従ＣＰＵ８は対象端末
Ｉ／Ｆカード２ｂに折り返しテスト指示を行う。対象端
末１／Ｆカード２ｂの自己診断がＯＫならアンドゲート
２９が開き、指令側ｙから伝送路１１を伝わってきたＰ
Ｎパターンはアンドゲート２９により折り返され、指令
側の共用パターン検出器１６で電歇、不−敗が検出され
る。このようにして相手局Ｚの各種端末Ｉ／Ｆカードを
主局から、リモート方式で容易に折り返しテストを行い
、その状態を検査できる。このようにして端末Ｉ／Ｆカ
ード内での導通／動作試験及びパスラインや伝送路回線
とを含めた導通試験が正確に容易に行われる。リモート
端末１／Ｆカードの試験に対する手間が軽減されかつ時
間が短縮され、コストダウンが図れる。 〔発明の効果〕 以上説明してきたようにこの発明によれば、制御用中央
演算装置と、導通試験を行うテストカードと、このテス
トカード内に設けた共用パターン発生器と共用パターン
検出器と、被導通試験側の端末１／Ｆカードと、この端
末Ｉ／Ｆカード内に設けた所定データ形態の専用テスト
信号発生器と専用検出器と共用パターン発生器からの出
力が与えられるゲート回路とを備え、中央演算装置から
の指令により共用パターン発生器から共用パターン信号
を端末１／Ｆカードに出力し、同じく中央演算装置から
の指令により専用テスト信号発生器からテスト信号を発
生し、このテスト信号を該端末１／Ｆカードの内部回路
を通電させて専用検出器で検出し、この検出信号により
ゲート回路を制御して共用パターン信号をテストカード
側に戻し共用パターン検出器で検出してテストカードと
端末Ｉ／Ｆカードとの間の伝送路及び端末１／Ｆカード
内の内部回路の通電試験を行うようにしたので、各種デ
ータ形態の端末１／Ｆカードでも同一のテストカードを
使用して導通試験を行うことができる。新規機能の端末
１／Ｆカードが出現しても同一のテストカードで試験で
きるため、コストダウンを図ることができる。又各端末
Ｉ／Ｆカードは自己診断機能を備えることになり、故障
の早期発見となりシステムの稼働率が向上する。又、こ
の発明の別の発明においては、主局側ｙにテストカード
４と主中央演算装置５を設け、伝送路１１で接続される
相手局側Ｚに端末１／Ｆカード２と従中央演算装置８と
を設け、主中央演算装置５からの指令により、伝送路１
１を介して端末Ｉ／Ｆカード２の通電試験を行うように
したので、伝送路１１の通電試験も行うことができ、又
遠隔地までわざわざ山折ることなく相手局Ｚの端末Ｉ／
Ｆカード２の通電試験が可能となり、便利となるととも
に相手局側を含めた機器の診断管理が可能となる。従っ
て、リモート局にオペレータが出向く必要がなくなり、
そのコストダウンのメリットは更に増大する。 ４、図面の簡単な説明 第１図は本発明が適用される導通試験装置のブロック図
、第２図は本発明のローカル試験の動作を示すブロック
図、第３図は本発明のリモート動作を示すブロック図、
第４図は従来の導通試験装置のブロック図、第５図は従
来のリモート動作を示すブロック図である。 ２・・・端末インターフェースカード、３・・・端末、
４・・・テストカード、５，８・・・ＣＰＵ、１０・・
・ＣＴカード、１１・・・伝送路、１３．１４・・・内
部回路、１６・・・共用パターン検出器、１７・・・共
用パターン発生器、２６・・・専用テスト信号発生器、
２７・・・専用検出器、２９・・・アンド回路。
Claims (2)
- （１）制御用中央演算装置と、導通試験を行うテストカ
ードと、このテストカード内に設けた共用パターン発生
器及び共用パターン検出器と、被導通試験用の端末用イ
ンターフェースカードと、このインターフェースカード
内に設けた所定データ形態の専用テスト信号発生器と専
用検出器及び前記共用パターン発生器からの出力が与え
られるゲート回路とを備え、 前記中央演算装置からの指令により前記共用パターン発
生器から共用パターン信号を前記インターフェースカー
ドに出力し、同じく前記中央演算装置からの指令により
前記専用テスト信号発生器からテスト信号を発生し、こ
のテスト信号を該インターフェースカードの内部回路を
通電させて前記専用検出器で検出し、この検出信号によ
り前記ゲート回路を制御して前記共用パターン信号を前
記テストカード側に戻し前記共用パターン検出器で検出
して前記テストカードと前記インターフェースカードと
の間の伝送路及びインターフェース内の内部回路の通電
試験を行う導通試験方式。 - （２）主局側に設けられる制御用主中央演算装置と導通
試験を行うテストカードと、このテストカード内に設け
た共用パターン発生器及び共用パターン検出器と、前記
主局に対して伝送路を介して接続される相手局側に設け
られる制御用従中央演算装置及び被導通試験用の端末用
インターフェースカードと、このインターフェースカー
ド内に設けた所定データ形態の専用テスト信号発生器と
専用検出器及びこの専用検出器の出力によりゲート制御
されるゲート回路とを備え、 前記主中央演算装置からの指令により前記共用パターン
発生器から共用パターン信号を出力し、この共用パター
ン信号を前記伝送路を介して前記インターフェースカー
ドのゲート回路に入力し、同じく前記主中央演算装置か
ら前記伝送路を介して前記従中央演算装置に与えられる
指令に基づき前記専用テスト信号発生器からテスト信号
を発生し、このテスト信号を該インターフェースカード
の内部回路を通電させて前記専用検出器で検出し、この
検出信号により前記ゲート回路を制御して前記共用パタ
ーン信号を前記テストカードに伝送路を介して戻し、こ
の戻り共用パターン信号を前記共用パターン検出器で検
出して、前記主局側のテストカードと前記相手局側のイ
ンターフェースカードとの間の伝送路及び該インターフ
ェースカード内の通電試験を行うようにした導通試験方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62116106A JPS63281070A (ja) | 1987-05-13 | 1987-05-13 | 導通試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62116106A JPS63281070A (ja) | 1987-05-13 | 1987-05-13 | 導通試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63281070A true JPS63281070A (ja) | 1988-11-17 |
| JPH0572616B2 JPH0572616B2 (ja) | 1993-10-12 |
Family
ID=14678847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62116106A Granted JPS63281070A (ja) | 1987-05-13 | 1987-05-13 | 導通試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63281070A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193047A (zh) * | 2010-02-12 | 2011-09-21 | 飞兆半导体公司 | 用于配件插口的多检测电路 |
-
1987
- 1987-05-13 JP JP62116106A patent/JPS63281070A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193047A (zh) * | 2010-02-12 | 2011-09-21 | 飞兆半导体公司 | 用于配件插口的多检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572616B2 (ja) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0046404B1 (en) | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements | |
| JPS63281070A (ja) | 導通試験方式 | |
| JP2008298458A (ja) | 半導体試験装置 | |
| US5581565A (en) | Measuring apparatus used for testing connections between at least two subassemblies | |
| JPS6378695A (ja) | 回線接続装置 | |
| JPH0213095A (ja) | データ経路検査装置及び方法 | |
| JPS6336703B2 (ja) | ||
| CN120334708A (zh) | 一种用于双通道数据板的环回测试方法、系统及存储介质 | |
| JPH01282935A (ja) | 時分割多重化装置 | |
| JPH01253343A (ja) | 通信制御装置 | |
| JPH05102891A (ja) | 伝送装置の試験方式 | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
| JPS61282939A (ja) | 分散装置のオンラインテスト方式 | |
| JPS5810896B2 (ja) | 回線インタ−フエイス自己診断回路方式 | |
| KR100438531B1 (ko) | 자체 기능 테스트가 가능한 중계선 보드 | |
| JPH03183239A (ja) | インタフェースモジュール | |
| JPS62213346A (ja) | 端末回線アダブダ装置 | |
| JPS5820050A (ja) | インタフェ−ス変換器の試験方式 | |
| JPH0993796A (ja) | 電力系統の保護制御装置 | |
| JPH0491521A (ja) | 通信制御装置の試験方法 | |
| JPS59174769A (ja) | コントロ−ルセンタの自動試験装置 | |
| JPS61202173A (ja) | 論理回路の故障検出方法 | |
| JPH0385048A (ja) | 電子交換機における接続状態診断装置 | |
| JPH04123562A (ja) | 異機種交換機インタフェース擬似装置による保守運用装置検証方式 |