JPS6328321B2 - - Google Patents
Info
- Publication number
- JPS6328321B2 JPS6328321B2 JP56074407A JP7440781A JPS6328321B2 JP S6328321 B2 JPS6328321 B2 JP S6328321B2 JP 56074407 A JP56074407 A JP 56074407A JP 7440781 A JP7440781 A JP 7440781A JP S6328321 B2 JPS6328321 B2 JP S6328321B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- sheet
- holes
- multilayer body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の詳細な説明】
本発明は抵抗器およびその製造方法に関し、と
くに金属酸化物抵抗器およびその製造方法に関す
る。
くに金属酸化物抵抗器およびその製造方法に関す
る。
従来金属酸化物抵抗器は抵抗体を無機絶縁基板
上にスクリーン印刷、転写印刷などの公知手段に
より所定形状に形成したのち、無機絶縁基板と共
に焼成して製造されている。
上にスクリーン印刷、転写印刷などの公知手段に
より所定形状に形成したのち、無機絶縁基板と共
に焼成して製造されている。
しかし前述の従来手段では通常抵抗値の偏差が
±15％位あるため、抵抗体をレーザトリミング、
再焼成等の方法を用いて抵抗値を増減して抵抗値
の偏差が所定の値になるように加工修正してい
る。
±15％位あるため、抵抗体をレーザトリミング、
再焼成等の方法を用いて抵抗値を増減して抵抗値
の偏差が所定の値になるように加工修正してい
る。
この加工修正が施された抵抗器は製造コストが
高いだけでなく、加工により長期の信頼性も悪く
なる。スクリーン印刷、転写印刷などの従来手段
で抵抗値偏差が大きくなる原因は、抵抗体膜厚の
偏差が大きい、パターンのダレがある、などの欠
点を有しているためである。
高いだけでなく、加工により長期の信頼性も悪く
なる。スクリーン印刷、転写印刷などの従来手段
で抵抗値偏差が大きくなる原因は、抵抗体膜厚の
偏差が大きい、パターンのダレがある、などの欠
点を有しているためである。
本発明の目的はかかる従来欠点を解決し、抵抗
値修正工程をなくした抵抗器およびその製造方法
を提供することにある。
値修正工程をなくした抵抗器およびその製造方法
を提供することにある。
本発明によれば穿設した孔に導電性物質を充填
した無機絶縁体と、無機絶縁体から導電性物質が
露出する一方の面を抵抗体と、他方の面に間隙を
保持した一対の外部引出し電極とをそれぞれ導電
性物質と接触して設けたことを特徴とする抵抗器
が得られ、かつ有機フイルム上に導電性物質と絶
縁性物質からなる金属酸化物の混合体を膜状に被
着形成した第１のシートと、有機フイルム上に無
機絶縁体物質を膜状に被着形成した第２のシート
とをそれぞれ各有機フイルムから剥離する工程
と、第２のシートに孔を穿設して、孔に導電性物
質を充填する工程と、第１のシートを所望の形状
に切断し、孔の設けられた第２のシート上に積層
し、熱圧着して多層体を形成する工程と、多層体
上に導電性物質に接触する電極を設ける工程と、
多層体を個片に切断したのち焼成する工程とから
なることを特徴とする抵抗器の製造方法をも得ら
れる。
した無機絶縁体と、無機絶縁体から導電性物質が
露出する一方の面を抵抗体と、他方の面に間隙を
保持した一対の外部引出し電極とをそれぞれ導電
性物質と接触して設けたことを特徴とする抵抗器
が得られ、かつ有機フイルム上に導電性物質と絶
縁性物質からなる金属酸化物の混合体を膜状に被
着形成した第１のシートと、有機フイルム上に無
機絶縁体物質を膜状に被着形成した第２のシート
とをそれぞれ各有機フイルムから剥離する工程
と、第２のシートに孔を穿設して、孔に導電性物
質を充填する工程と、第１のシートを所望の形状
に切断し、孔の設けられた第２のシート上に積層
し、熱圧着して多層体を形成する工程と、多層体
上に導電性物質に接触する電極を設ける工程と、
多層体を個片に切断したのち焼成する工程とから
なることを特徴とする抵抗器の製造方法をも得ら
れる。
以下本発明の実施例を第１図〜第３図を用いて
詳細に説明する。
詳細に説明する。
第１図は本発明による抵抗器の製造方法の一実
施例の工程図を示す。
施例の工程図を示す。
先ず未焼成絶縁膜の製造工程について述べる。
酸化鉛（PbO）、酸化硼素（B2O3）、酸化珪素
（SiO2）、酸化アルミニウム（Al2O3）からなるガ
ラス形成物をそれぞれ重量比60％、30％、４％、
６％の割合で秤量し、白金ルツボに入れ、加熱炉
を用いて空気雰囲気中で10時間加熱溶融したの
ち、水中へ滴下して冷却し、平均粒度10μｍ以下
の微小粒子を得る。次にアルミナボールを用いた
ボールミルによつてさらに微粉末形状に微細化し
てガラス粉末を得る。このガラス粉末とアルミナ
粉末を重量比45％：55％で秤量し、エタノールを
用いたアルミナボールミルによつて湿成混合を３
時間行う。この粉末を一度過・幹燥したのち、
エチルセロソルブ、ブチルカービトールブチル
フタリルグリコール酸ブチル、ポリビニール ブ
チラールを重量比でそれぞれ50％、10％、３％、
12％添加し、ひきつづき撹拌機で１時間混合して
泥漿化した。この泥漿をドクターブレードを用い
たスリツプキヤステイング法によつて第１図ａに
示すようにポリエステルフイルム１上に成膜し、
つづいて温度115℃で10分間乾燥し、未焼成絶縁
膜２を形成した。
酸化鉛（PbO）、酸化硼素（B2O3）、酸化珪素
（SiO2）、酸化アルミニウム（Al2O3）からなるガ
ラス形成物をそれぞれ重量比60％、30％、４％、
６％の割合で秤量し、白金ルツボに入れ、加熱炉
を用いて空気雰囲気中で10時間加熱溶融したの
ち、水中へ滴下して冷却し、平均粒度10μｍ以下
の微小粒子を得る。次にアルミナボールを用いた
ボールミルによつてさらに微粉末形状に微細化し
てガラス粉末を得る。このガラス粉末とアルミナ
粉末を重量比45％：55％で秤量し、エタノールを
用いたアルミナボールミルによつて湿成混合を３
時間行う。この粉末を一度過・幹燥したのち、
エチルセロソルブ、ブチルカービトールブチル
フタリルグリコール酸ブチル、ポリビニール ブ
チラールを重量比でそれぞれ50％、10％、３％、
12％添加し、ひきつづき撹拌機で１時間混合して
泥漿化した。この泥漿をドクターブレードを用い
たスリツプキヤステイング法によつて第１図ａに
示すようにポリエステルフイルム１上に成膜し、
つづいて温度115℃で10分間乾燥し、未焼成絶縁
膜２を形成した。
次に抵抗体未焼成膜の製造工程について述べ
る。目標とする抵抗値は1KΩとした。前述の未
焼成絶縁膜用に製作したガラスフリツトと２酸化
ルテニウム粉末をそれぞれ重量比80：20の割合で
秤量し乳鉢を用いて30分間混合を行う。この混合
物にエチルセロソルグ、ブチルカービトール、ブ
チルフタリルグリコール酸ブチル、ポリビニール
ブチラールを重量比でそれぞれ50％、10％、３
％、12％添加し、ひきつづき撹拌機で１時間混合
して泥漿化した。この泥漿を第１図ａに示すよう
に、先に成膜した未焼成絶縁膜２上にドクターブ
レードを用いたスリツプキヤステイング法によつ
て成膜し、つづいて温度115℃で10分間乾燥し、
抵抗体未焼成膜３を形成した。
る。目標とする抵抗値は1KΩとした。前述の未
焼成絶縁膜用に製作したガラスフリツトと２酸化
ルテニウム粉末をそれぞれ重量比80：20の割合で
秤量し乳鉢を用いて30分間混合を行う。この混合
物にエチルセロソルグ、ブチルカービトール、ブ
チルフタリルグリコール酸ブチル、ポリビニール
ブチラールを重量比でそれぞれ50％、10％、３
％、12％添加し、ひきつづき撹拌機で１時間混合
して泥漿化した。この泥漿を第１図ａに示すよう
に、先に成膜した未焼成絶縁膜２上にドクターブ
レードを用いたスリツプキヤステイング法によつ
て成膜し、つづいて温度115℃で10分間乾燥し、
抵抗体未焼成膜３を形成した。
次に第１図ｂに示すようにポリエステルフイル
ム１上に二層に成膜された抵抗体未焼成膜３と未
焼成絶縁膜２をそれぞれポリエステルフイルムよ
り剥離する。
ム１上に二層に成膜された抵抗体未焼成膜３と未
焼成絶縁膜２をそれぞれポリエステルフイルムよ
り剥離する。
次いで第１図ｃに示すように未焼成絶縁膜２を
金型４を用いたパンチングなどの公知の手段によ
り打抜いて外枠寸法が60mm×40mmで、かつ直径
0.2ｍ／ｍ〓、ピツチ10mmの細孔５を有する打抜き
膜２ａを形成する。
金型４を用いたパンチングなどの公知の手段によ
り打抜いて外枠寸法が60mm×40mmで、かつ直径
0.2ｍ／ｍ〓、ピツチ10mmの細孔５を有する打抜き
膜２ａを形成する。
次に抵抗体未焼成膜３を金型を用いたパンチン
グなどの公知の手段により１mm×12mmの形状に打
ち抜いて打抜き膜３ａ（図示省略）を成形し、前
述した未焼成絶縁膜２の打抜き膜２ａ上に第１図
Ｄに示す如く積層し、熱プレス機で温度130℃、
圧力250Kg／cm2、20分間熱圧着を行ない、第１図
ｅに示すような多層体６を形成する。次いでこの
多層体６を裏返しにして抵抗体未焼成膜３の打抜
き膜３ａが圧着されていない面に第１図ｆに示す
ように銀−パラジウム導体ペーストをスクリーン
印刷で被着させ細孔５に銀−パラジウムペースト
を充填すると共に、外部引出し用電極７を形成し
たのち、温度150℃の乾燥炉で10分間乾燥した。
グなどの公知の手段により１mm×12mmの形状に打
ち抜いて打抜き膜３ａ（図示省略）を成形し、前
述した未焼成絶縁膜２の打抜き膜２ａ上に第１図
Ｄに示す如く積層し、熱プレス機で温度130℃、
圧力250Kg／cm2、20分間熱圧着を行ない、第１図
ｅに示すような多層体６を形成する。次いでこの
多層体６を裏返しにして抵抗体未焼成膜３の打抜
き膜３ａが圧着されていない面に第１図ｆに示す
ように銀−パラジウム導体ペーストをスクリーン
印刷で被着させ細孔５に銀−パラジウムペースト
を充填すると共に、外部引出し用電極７を形成し
たのち、温度150℃の乾燥炉で10分間乾燥した。
次に第１図Ｇに示すように外部引出し用電極７
が付加形成された多層体６をＡ−Ａ、Ｂ−Ｂの切
断線に沿つてナイフなどにより切断し、第１図Ｈ
に示すような個片８を形成する。
が付加形成された多層体６をＡ−Ａ、Ｂ−Ｂの切
断線に沿つてナイフなどにより切断し、第１図Ｈ
に示すような個片８を形成する。
次いでこの個片８を第２図に示す温度曲線を有
する焼成炉（図示省略）中で焼成した。
する焼成炉（図示省略）中で焼成した。
第３図ａおよびｂは従来例のスクリーン印刷法
によつて製造した抵抗器と本実施例で製造した抵
抗器の抵抗値偏差を示す分布図であり、抵抗値は
ともに1KΩを目標に製造したものである。
によつて製造した抵抗器と本実施例で製造した抵
抗器の抵抗値偏差を示す分布図であり、抵抗値は
ともに1KΩを目標に製造したものである。
以上第３図ａと第３図ｂとを比較して明らかな
ように抵抗値の百分率変動係数は従来例のスクリ
ーン印刷方法では±28.2％であつたものが、本発
明によれば±5.2％ときわめて小さくなる。この
±5.2％の百分率変動係数は固定抵抗器の抵抗値
偏差規格のＪ規格（±５％）を満足する良い結果
である。従つてＪ規格の抵抗器の製造方法を採用
すればトリミングを廃止できる効果がある。
ように抵抗値の百分率変動係数は従来例のスクリ
ーン印刷方法では±28.2％であつたものが、本発
明によれば±5.2％ときわめて小さくなる。この
±5.2％の百分率変動係数は固定抵抗器の抵抗値
偏差規格のＪ規格（±５％）を満足する良い結果
である。従つてＪ規格の抵抗器の製造方法を採用
すればトリミングを廃止できる効果がある。
第１図ａはポリエステルフイルム上に、本発明
の一実施例で製作した未焼成絶縁膜および抵抗体
未焼成膜を被着形成した状態の斜視図。第１図ｂ
は第１図ａの膜をポリエステルフイルムから剥離
する状態の斜視図。第１図ｃは未焼成絶縁膜を所
望形状に打抜いた状態の斜視図。第１図Ｄおよび
ｅは多層体の斜視図および断面図。第１図ｆは多
層体に外部引出し用電極を形成した状態の断面
図。第１図Ｇは外部引き出し用電極を形成した多
層体の切断線個所を示す斜視図。第１図Ｈは個片
の斜視図。第２図は本発明実施例抵抗器の焼成に
用い焼成炉の温度曲線図。第３図ａおよびｂは従
来例抵抗器および本発明実施例抵抗器の抵抗値偏
差分布図。 １……ポリエステルフイルム、２……未焼成絶
縁膜、２ａ……（未焼成絶縁膜の）打抜き膜、３
……抵抗体未焼成膜、３ａ……（抵抗体未焼成膜
の）打抜き膜、４……金型、５……細孔、６……
多層体、７……外部引出し用電極、８……個片。
の一実施例で製作した未焼成絶縁膜および抵抗体
未焼成膜を被着形成した状態の斜視図。第１図ｂ
は第１図ａの膜をポリエステルフイルムから剥離
する状態の斜視図。第１図ｃは未焼成絶縁膜を所
望形状に打抜いた状態の斜視図。第１図Ｄおよび
ｅは多層体の斜視図および断面図。第１図ｆは多
層体に外部引出し用電極を形成した状態の断面
図。第１図Ｇは外部引き出し用電極を形成した多
層体の切断線個所を示す斜視図。第１図Ｈは個片
の斜視図。第２図は本発明実施例抵抗器の焼成に
用い焼成炉の温度曲線図。第３図ａおよびｂは従
来例抵抗器および本発明実施例抵抗器の抵抗値偏
差分布図。 １……ポリエステルフイルム、２……未焼成絶
縁膜、２ａ……（未焼成絶縁膜の）打抜き膜、３
……抵抗体未焼成膜、３ａ……（抵抗体未焼成膜
の）打抜き膜、４……金型、５……細孔、６……
多層体、７……外部引出し用電極、８……個片。
Claims (1)
- 【特許請求の範囲】 １ 一対の穿設された孔を有する無機絶縁体の一
方の面に前記両孔を覆うように形成された抵抗体
を有し、かつ前記無機絶縁体の他方の面には前記
両孔の一方の孔を充填して前記抵抗体に電気的に
接続された第１の電極と前記孔の他方の孔を充填
して前記抵抗体に電気的に接続された第２の電極
とが形成されていることを特徴とする抵抗器。 ２ 有機フイルム上に導電性物質と絶縁性物質か
らなる金属酸化物の混合体を膜状に被着形成した
第１のシート、有機フイルム上に無機絶縁性物質
を膜状に被着形成した第２のシートとをそれぞれ
各有機フイルムから剥離する工程と、前記第２の
シートに孔を穿設して、孔に導電性物質を充填す
る工程と、前記第１のシートを所望の形状に切断
し、前記孔の設けられた第２のシート上に積層
し、熱圧着して多層体を形成する工程と、前記多
層体上に前記導電性物質に接触する電極を設ける
工程と前記多層体を個片に切断したのち焼成する
工程とからなることを特徴とする抵抗器の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56074407A JPS57188801A (en) | 1981-05-18 | 1981-05-18 | Resistor and method of producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56074407A JPS57188801A (en) | 1981-05-18 | 1981-05-18 | Resistor and method of producing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57188801A JPS57188801A (en) | 1982-11-19 |
| JPS6328321B2 true JPS6328321B2 (ja) | 1988-06-08 |
Family
ID=13546299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56074407A Granted JPS57188801A (en) | 1981-05-18 | 1981-05-18 | Resistor and method of producing same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57188801A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128759A (en) * | 1977-04-14 | 1978-11-10 | Matsushita Electric Industrial Co Ltd | Method of manufacturing small single electronic parts |
-
1981
- 1981-05-18 JP JP56074407A patent/JPS57188801A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57188801A (en) | 1982-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814366A (en) | Method of manufacturing multilayered ceramic substrate | |
| EP0312817B1 (en) | Multi-layered ceramic capacitor | |
| EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
| JP2992570B2 (ja) | セラミック多層コンデンサおよびその製造方法 | |
| JPS6328321B2 (ja) | ||
| EP0132615B1 (en) | Method of making a matrix print head | |
| JPH0542159B2 (ja) | ||
| JPS6236618B2 (ja) | ||
| JPH0348415A (ja) | ペースト組成物および積層セラミックコンデンサの製造方法 | |
| JPS6236620B2 (ja) | ||
| JP3229021B2 (ja) | 回路基板 | |
| JPH09260203A (ja) | 積層コンデンサ | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JPS6236619B2 (ja) | ||
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH02229403A (ja) | 抵抗アレーの製造方法 | |
| JPS6236616B2 (ja) | ||
| JP2989319B2 (ja) | 積層セラミックコンデンサにおける外部電極の形成方法 | |
| JPS6119082B2 (ja) | ||
| JP3240873B2 (ja) | 低温焼成セラミック誘電体及び低温焼成セラミック多層回路基板 | |
| JPH06140764A (ja) | コンデンサ内蔵多層回路基板 | |
| JP3193592B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP2555639B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH08242049A (ja) | 多層配線基板用導電性ペースト | |
| JPS5830104A (ja) | 抵抗器の製造方法 |