JPS63284864A - 絶縁ゲ−ト電界効果トランジスタの製造方法 - Google Patents
絶縁ゲ−ト電界効果トランジスタの製造方法Info
- Publication number
- JPS63284864A JPS63284864A JP11954087A JP11954087A JPS63284864A JP S63284864 A JPS63284864 A JP S63284864A JP 11954087 A JP11954087 A JP 11954087A JP 11954087 A JP11954087 A JP 11954087A JP S63284864 A JPS63284864 A JP S63284864A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- epitaxial growth
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速かつ低消費電力で動作し超ＬＳＩなどの
基本素子として用いられる絶縁ゲート電界効果トランジ
スタ（以下、ＭＯＳＦＥＴと略す）の製造方法に関する
。
基本素子として用いられる絶縁ゲート電界効果トランジ
スタ（以下、ＭＯＳＦＥＴと略す）の製造方法に関する
。
近年、分子線エピタキシャル成長法（以下、ＭＢＥと略
す）や分子層エピタキシャル成長法（以下ＭＬＥと略す
）による結晶成長技術の進歩によって、低温において単
原子層の精度で単結晶薄膜を形成できるようになってき
た。例えばＭＢＨについては、応用物理、第５１巻、第
８号（１９８２）Ｐ、９３８〜Ｐ、９４１において、ま
たＭＬＥについては、例えば、Ｓｅｍ１ｃｏｎｄｕｃｔ
ｏｒ Ｈｏ１ｄ １９８５．１．Ｐ、１３５〜Ｐ、１４
０において報告されている。本発明は、上述の結晶成長
法を用いて高濃度基板上に低温でエピタキシャル成長を
行うことにより低不純物濃度のチャネル領域を形成する
とともに、ＣＶＤ法を用いてゲート酸化膜形成時の基板
温度を低くすることにより、高濃度基板からチャネル領
域への不純物の拡散を防止している。これにより、耐ラ
ンチアップ性に優れ、短チヤネル効果防止に有効で、か
つ移動度の高いデバイス構造を実現できる。
す）や分子層エピタキシャル成長法（以下ＭＬＥと略す
）による結晶成長技術の進歩によって、低温において単
原子層の精度で単結晶薄膜を形成できるようになってき
た。例えばＭＢＨについては、応用物理、第５１巻、第
８号（１９８２）Ｐ、９３８〜Ｐ、９４１において、ま
たＭＬＥについては、例えば、Ｓｅｍ１ｃｏｎｄｕｃｔ
ｏｒ Ｈｏ１ｄ １９８５．１．Ｐ、１３５〜Ｐ、１４
０において報告されている。本発明は、上述の結晶成長
法を用いて高濃度基板上に低温でエピタキシャル成長を
行うことにより低不純物濃度のチャネル領域を形成する
とともに、ＣＶＤ法を用いてゲート酸化膜形成時の基板
温度を低くすることにより、高濃度基板からチャネル領
域への不純物の拡散を防止している。これにより、耐ラ
ンチアップ性に優れ、短チヤネル効果防止に有効で、か
つ移動度の高いデバイス構造を実現できる。
従来は、ＭＢＥあるいはＭＬＥを用いて、高濃度基板上
に低濃度のエピタキシャル成長層を形成してチャネル領
域とした後に、熱酸化法を用いてゲート酸化膜を形成し
ていた。
に低濃度のエピタキシャル成長層を形成してチャネル領
域とした後に、熱酸化法を用いてゲート酸化膜を形成し
ていた。
不純物純度がＩ ＸＩＯ”ｃｍ−’の高濃度基板上に約
１０００人の膜厚を有するエピタキシャル成長層を例え
ばＭＢＥ法を用いて、例えば基板温度８５０℃で形成し
た場合の不純物濃度分布は、第３図の曲線ａのようにな
る。
１０００人の膜厚を有するエピタキシャル成長層を例え
ばＭＢＥ法を用いて、例えば基板温度８５０℃で形成し
た場合の不純物濃度分布は、第３図の曲線ａのようにな
る。
尚、第３図において横軸Ｘは、エピタキシャル成長層表
面をＯとして深さ方向を正にとっている。
面をＯとして深さ方向を正にとっている。
しかし、ゲート酸化膜を熱酸化法を用いて例えば、１０
００℃、 ｌＱｍｉｎ、という条件で約３００人形成し
た後のエピタキシャル成長層の不純物濃度分布は、基板
からの不純物拡散のために、第３図の曲線すのようにな
る。このため、チャネル領域の不純物濃度が高くなって
しまい、実効的に移動変が低下するという問題があった
。
００℃、 ｌＱｍｉｎ、という条件で約３００人形成し
た後のエピタキシャル成長層の不純物濃度分布は、基板
からの不純物拡散のために、第３図の曲線すのようにな
る。このため、チャネル領域の不純物濃度が高くなって
しまい、実効的に移動変が低下するという問題があった
。
本発明は、ＭＯＳ Ｆ ＥＴのゲート酸化膜形成時に、
従来から用いられてきた熱酸化法は用いないで、ＣＶＤ
法を用いることにより、チャネル領域を形成した時のエ
ピタキシャル成長温度よりも低い温度においてゲート酸
化膜を形成し、高濃度基板からの不純物のチャネル領域
への拡散を防止し、チャネル領域の不純物濃度を低く保
ち、高移動度を実現している。
従来から用いられてきた熱酸化法は用いないで、ＣＶＤ
法を用いることにより、チャネル領域を形成した時のエ
ピタキシャル成長温度よりも低い温度においてゲート酸
化膜を形成し、高濃度基板からの不純物のチャネル領域
への拡散を防止し、チャネル領域の不純物濃度を低く保
ち、高移動度を実現している。
以下、実施例に基づいて本発明の詳細な説明する。第１
図ｆ８） 〜ｆｃ）は、本発明によるＭＯＳＦＥＴの製
造工程順断面図である。８５０℃以下の基板温度におい
て第１図１ｂｌで示すような高濃度基板１の上に形成さ
れた低濃度エピタキシャル成長層２の上に、エピタキシ
ャル成長温度よりも低い温度においてゲート酸化膜３を
形成するには、以下のような方法を用いる。即ち１．第
１図ｆａ）でエピタキシャル成長Ｎ２を形成した後、ホ
ットウォール型の減圧ＣＶＤ装置内に基板をセントする
。ゲート酸化膜３形成のための材料ガスにジクロルシラ
ン（ＳｉＨｚＣ！□）及び亜酸化窒素（ＮｚＯ）を用い
て、例えば基板温度を８５０℃に保ち、ガス圧力、ガス
流量などを最適条件に設定することにより、良好な酸化
膜を得ることができる。このようにして第１図１ｂｌに
示すようにゲート酸化膜３を形成すれば、従来の熱酸化
法を用いて酸化膜を形成していた際に生じる高濃度基板
１から低濃度エピタキシャル成長層２への不純物の拡散
を無視できる程度に抑えることができ、第２図に示すよ
うな不純物濃度の低いチャネル領域を高濃度基板上に設
けることができる。
図ｆ８） 〜ｆｃ）は、本発明によるＭＯＳＦＥＴの製
造工程順断面図である。８５０℃以下の基板温度におい
て第１図１ｂｌで示すような高濃度基板１の上に形成さ
れた低濃度エピタキシャル成長層２の上に、エピタキシ
ャル成長温度よりも低い温度においてゲート酸化膜３を
形成するには、以下のような方法を用いる。即ち１．第
１図ｆａ）でエピタキシャル成長Ｎ２を形成した後、ホ
ットウォール型の減圧ＣＶＤ装置内に基板をセントする
。ゲート酸化膜３形成のための材料ガスにジクロルシラ
ン（ＳｉＨｚＣ！□）及び亜酸化窒素（ＮｚＯ）を用い
て、例えば基板温度を８５０℃に保ち、ガス圧力、ガス
流量などを最適条件に設定することにより、良好な酸化
膜を得ることができる。このようにして第１図１ｂｌに
示すようにゲート酸化膜３を形成すれば、従来の熱酸化
法を用いて酸化膜を形成していた際に生じる高濃度基板
１から低濃度エピタキシャル成長層２への不純物の拡散
を無視できる程度に抑えることができ、第２図に示すよ
うな不純物濃度の低いチャネル領域を高濃度基板上に設
けることができる。
尚、第２図において横軸Ｘはエピタキシャル成長層表面
を０として深さ方向を正にとっている。
を０として深さ方向を正にとっている。
この後、第１図中）に示すように、多結晶シリコンを堆
積してゲート５とし、ゲート５のパターニング終了後、
第１図（Ｃ１に示すようにイオン注入法を用いてソース
６及びドレイン７を形成している。
積してゲート５とし、ゲート５のパターニング終了後、
第１図（Ｃ１に示すようにイオン注入法を用いてソース
６及びドレイン７を形成している。
以上のように、本発明によれば、高濃度基板上に形成し
た低濃度エピタキシャル成長薄膜層をチャネル領域とし
て用いるに際して、ゲート酸化膜形成時における不純物
の基板からチャネル領域への拡散を防止している。この
ためゲートＭ化膜形成後でもチャネル領域の不純物濃度
を十分低くすることができる。従って、本発明によるＭ
ＯＳＦＥＴは高速動作を特徴とする。更に、耐ラツチア
ツプ性や短チヤネル効果防止のうえで優れている。
た低濃度エピタキシャル成長薄膜層をチャネル領域とし
て用いるに際して、ゲート酸化膜形成時における不純物
の基板からチャネル領域への拡散を防止している。この
ためゲートＭ化膜形成後でもチャネル領域の不純物濃度
を十分低くすることができる。従って、本発明によるＭ
ＯＳＦＥＴは高速動作を特徴とする。更に、耐ラツチア
ツプ性や短チヤネル効果防止のうえで優れている。
第１図（ａｌ 〜（Ｃ１は、本発明によるＭＯＳＦＥＴ
（７）製造工程順断面図、第２図は、本発明によるＭＯ
ＳＦＥＴのチャネル領域における不純物濃度分布図、第
３図は１、ゲート酸化膜を熱酸化法により形成した従来
のＭＯＳＦＥＴのチャネル領域における不純物濃度の変
化を示す図である。 ■・・・高濃度基板 ２・・・エピタキシャル成長層 ３・・・ゲート酸化膜 ４・・・多結晶シリコン ５・・・ゲート６・・・ソー
ス ７・・・ドレイン以上 出願人 セイコー電子工業株式会社 本１６Ｉ！月１日ろＭＯＳＦＥＴの製表１才隻１１頁断
光図、本、ｉａｌ’（Ｉて ＝ｔ ６ Ｍ ＯＳ Ｆ
ＥＴＶ）＋ＪＩＬＡｆｔ％て′のｌ統牛功濃簾４Ｎ申
１目
（７）製造工程順断面図、第２図は、本発明によるＭＯ
ＳＦＥＴのチャネル領域における不純物濃度分布図、第
３図は１、ゲート酸化膜を熱酸化法により形成した従来
のＭＯＳＦＥＴのチャネル領域における不純物濃度の変
化を示す図である。 ■・・・高濃度基板 ２・・・エピタキシャル成長層 ３・・・ゲート酸化膜 ４・・・多結晶シリコン ５・・・ゲート６・・・ソー
ス ７・・・ドレイン以上 出願人 セイコー電子工業株式会社 本１６Ｉ！月１日ろＭＯＳＦＥＴの製表１才隻１１頁断
光図、本、ｉａｌ’（Ｉて ＝ｔ ６ Ｍ ＯＳ Ｆ
ＥＴＶ）＋ＪＩＬＡｆｔ％て′のｌ統牛功濃簾４Ｎ申
１目
Claims (1)
- 基板温度８５０℃以下において、高濃度基板上に不純物
濃度の低いエピタキシャル成長層を形成してチャネルと
した後に、ＣＶＤ法を用いてエピタキシャル成長温度よ
りも低い温度で前記エピタキシャル成長層の上にゲート
酸化膜を形成することを特徴とする絶縁ゲート電界効果
トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11954087A JPS63284864A (ja) | 1987-05-15 | 1987-05-15 | 絶縁ゲ−ト電界効果トランジスタの製造方法 |
| EP88303695A EP0289246A1 (en) | 1987-04-27 | 1988-04-25 | Method of manufacturing MOS devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11954087A JPS63284864A (ja) | 1987-05-15 | 1987-05-15 | 絶縁ゲ−ト電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63284864A true JPS63284864A (ja) | 1988-11-22 |
Family
ID=14763817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11954087A Pending JPS63284864A (ja) | 1987-04-27 | 1987-05-15 | 絶縁ゲ−ト電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63284864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100228330B1 (ko) * | 1995-12-29 | 1999-11-01 | 김영환 | 반도체소자 및 그 제조방법 |
-
1987
- 1987-05-15 JP JP11954087A patent/JPS63284864A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100228330B1 (ko) * | 1995-12-29 | 1999-11-01 | 김영환 | 반도체소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPH04139728A (ja) | 多結晶電界効果トランジスタの製造方法 | |
| JPH01270310A (ja) | 半導体製造方法 | |
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| JPH039534A (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
| JPH033365A (ja) | Ｍｏｓトランジスタ | |
| JPS60193379A (ja) | 低抵抗単結晶領域形成方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0435019A (ja) | 薄膜トランジスター | |
| JPH0350873A (ja) | 薄膜トランジスタ | |
| KR960026967A (ko) | 다결정 박막 트랜지스터 및 그 제조방법 | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH05109638A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH0294625A (ja) | 多結晶シリコン膜、その膜の形成方法及びその膜を用いた光起電力装置 | |
| JPH11284192A5 (ja) | ||
| JPH0320084A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6410620A (en) | Manufacture of semiconductor device | |
| JPH04144123A (ja) | 半導体装置の製造方法 |