JPH0350873A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0350873A JPH0350873A JP18679389A JP18679389A JPH0350873A JP H0350873 A JPH0350873 A JP H0350873A JP 18679389 A JP18679389 A JP 18679389A JP 18679389 A JP18679389 A JP 18679389A JP H0350873 A JPH0350873 A JP H0350873A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- type
- hydrogen
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 58
- 239000001257 hydrogen Substances 0.000 claims abstract description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 22
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 125000004429 atom Chemical group 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 230000001681 protective effect Effects 0.000 abstract description 4
- 102100022299 All trans-polyprenyl-diphosphate synthase PDSS1 Human genes 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 101710093939 All trans-polyprenyl-diphosphate synthase PDSS1 Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業−１−の利用分野
本発明は薄１摸トランジスタ、更に詳しくは非晶質半導
体膜を用いた薄膜トランジスタに関する。
体膜を用いた薄膜トランジスタに関する。
（ロ）従来の技衝
近年非晶質゛ｉ導体材料、特にアモルファス・シリコン
（以下ａ−５ｉと略記する）膜等の非晶質材料は、その
物性上の特徴、及びプラズマＣＶＤ法の製法−１ユの利
点を生かしてこれまでの単結晶ジノコン（以下ｃ−５ｉ
と略記する）では実現不可能であった分野への応用を開
拓している。特にａ−３ｉ膜はプラズマ反応という形成
法で成膜できるため、太陽電池や大面積液晶ＴＶ用のス
イッチング素子などに応用されている。
（以下ａ−５ｉと略記する）膜等の非晶質材料は、その
物性上の特徴、及びプラズマＣＶＤ法の製法−１ユの利
点を生かしてこれまでの単結晶ジノコン（以下ｃ−５ｉ
と略記する）では実現不可能であった分野への応用を開
拓している。特にａ−３ｉ膜はプラズマ反応という形成
法で成膜できるため、太陽電池や大面積液晶ＴＶ用のス
イッチング素子などに応用されている。
アクティブマトリックス型の液晶テレビへのａ−５ｉ薄
膜トランジスタ（以下薄膜トランジスタをＴＰＴと略記
する）スイッチング素子の応用は、プラズマ反応の大面
積化の容易さといったメＪノドを生かしたものであり、
また同時にプラズマ反応法によってＴＰＴを構成するゲ
ート絶縁膜やパッシベーション膜となる窒化シリコン（
以下ＳｉＮ、と略記する）膜や酸化シリコン（以下Ｓｉ
Ｏ，）膜を反応ガスを変えるだけで形成できるという長
所も利用している。
膜トランジスタ（以下薄膜トランジスタをＴＰＴと略記
する）スイッチング素子の応用は、プラズマ反応の大面
積化の容易さといったメＪノドを生かしたものであり、
また同時にプラズマ反応法によってＴＰＴを構成するゲ
ート絶縁膜やパッシベーション膜となる窒化シリコン（
以下ＳｉＮ、と略記する）膜や酸化シリコン（以下Ｓｉ
Ｏ，）膜を反応ガスを変えるだけで形成できるという長
所も利用している。
ところが、ａ−３ｉＴＦＴでは、膜質からくる制限によ
って電ｆの移動度はたかだか０．５ｃ’ｍ’／Ｖ・５程
度であり、液晶駆動回路を構成するには不十分であった
。そこで近年多結晶シリコン（ｐ−５ｉと略記）ＴＰＴ
からなる薄膜トランジスタによってこれらを実現する試
みがなされている。このｐ−５ｉＴＦＴはＬＰＣＶＤ法
やａ−５ｉ膜の熱処理による再結晶化法などによって比
較的容易に形成され、特に、再結晶化法としては、熱に
よるアニール法以外にレーザによるアニールによって局
所的に多結晶化する方法が研究され、［１覚ましい発展
を見ている 然し乍らａ−３ｉＴＦＴにおいてもｐ −Ｓ ｉＴ Ｆ
Ｔにおいてもそのトランジスタ作用に関与する活性膜の
特性は、ｃ−５ｉの特性と比較した場合、かなり劣るも
のである。
って電ｆの移動度はたかだか０．５ｃ’ｍ’／Ｖ・５程
度であり、液晶駆動回路を構成するには不十分であった
。そこで近年多結晶シリコン（ｐ−５ｉと略記）ＴＰＴ
からなる薄膜トランジスタによってこれらを実現する試
みがなされている。このｐ−５ｉＴＦＴはＬＰＣＶＤ法
やａ−５ｉ膜の熱処理による再結晶化法などによって比
較的容易に形成され、特に、再結晶化法としては、熱に
よるアニール法以外にレーザによるアニールによって局
所的に多結晶化する方法が研究され、［１覚ましい発展
を見ている 然し乍らａ−３ｉＴＦＴにおいてもｐ −Ｓ ｉＴ Ｆ
Ｔにおいてもそのトランジスタ作用に関与する活性膜の
特性は、ｃ−５ｉの特性と比較した場合、かなり劣るも
のである。
特にトランジスタ特性から見た場合、キャリヤ移動度は
、活性膜の性質の影響を直接受けるので、非晶質、多結
晶いずれにおいても何らかの後処理を施して膜質を向−
１ニさせているのが実情である。
、活性膜の性質の影響を直接受けるので、非晶質、多結
晶いずれにおいても何らかの後処理を施して膜質を向−
１ニさせているのが実情である。
（ハ）発明が解決しようとした課題
ａ−５ｉ、ｐ−５ｉにおける膜質の向上としては、従来
水素処理によるものが非常に広く用いられている。例え
ばａ−５ｉの場合であれば高温状態でＴＰＴを水素雰囲
気に；ηき、これにより未結合手を持ったＳｉ原子と水
素とを結合してバンドギャーンブ内の局在準位を低減さ
せている。また、ｐ−３ｉでは先の方法以外に水素を含
んだＳ ｉ Ｎ ｘ膜をＴＦＴが完成した後に素子の上
部に形成し、そのＳ ＋ Ｎ ｘから多結晶Ｓｉに水素
を拡散させて結果的にダレイン界面にある多くの準位を
少なくするなどの方法がとられる。
水素処理によるものが非常に広く用いられている。例え
ばａ−５ｉの場合であれば高温状態でＴＰＴを水素雰囲
気に；ηき、これにより未結合手を持ったＳｉ原子と水
素とを結合してバンドギャーンブ内の局在準位を低減さ
せている。また、ｐ−３ｉでは先の方法以外に水素を含
んだＳ ｉ Ｎ ｘ膜をＴＦＴが完成した後に素子の上
部に形成し、そのＳ ＋ Ｎ ｘから多結晶Ｓｉに水素
を拡散させて結果的にダレイン界面にある多くの準位を
少なくするなどの方法がとられる。
然し乍ら、これらの水素処理はいずれもＴＰＴ完成後に
加熱を伴って行ｈＦＬるので、その熱のためにドーピン
グ用不純物が必要以上に拡散してしまい、所＋１ＪＩの
トランジスタ特性を維持できないなどの問題があった。
加熱を伴って行ｈＦＬるので、その熱のためにドーピン
グ用不純物が必要以上に拡散してしまい、所＋１ＪＩの
トランジスタ特性を維持できないなどの問題があった。
（ニ）課題を解決するための丁段
本発明トランジスタはこのような課題を解決するために
為されたものであって、絶縁性基板と、該基板上に形成
された１０原子％〜５０原了・％の水素を含んだ絶縁性
薄膜と、該薄膜］−に順次積層されたゲート電極、ゲー
ト絶縁膜、１型非晶費半専体膜、ｎ型またはｐ型非晶質
半専体膜、ソース、ドレイン各電極と、から構成されて
いる。
為されたものであって、絶縁性基板と、該基板上に形成
された１０原子％〜５０原了・％の水素を含んだ絶縁性
薄膜と、該薄膜］−に順次積層されたゲート電極、ゲー
ト絶縁膜、１型非晶費半専体膜、ｎ型またはｐ型非晶質
半専体膜、ソース、ドレイン各電極と、から構成されて
いる。
（ホ）作用
本発明によれば、１０１０子％〜５０原子％の水素を含
んだ絶縁性薄膜からその薄膜−りに設けられたＴＦＴに
当該ＴＦＴ形成時の熱処理−Ｌ程中に水素がオートデイ
フュージョンされる。
んだ絶縁性薄膜からその薄膜−りに設けられたＴＦＴに
当該ＴＦＴ形成時の熱処理−Ｌ程中に水素がオートデイ
フュージョンされる。
（へ）実施例
第１図は本発明トランジスタの断面図であり、ｌはガラ
ス、セラミックスなどの絶縁性基板、２はこの基板ＩＬ
に形成された１０原子％〜５０原ｆ％の水素を含んだＳ
ｉＮｘ、５ｉＯＮ、５ｉｎｘなどの絶縁性薄膜で、この
薄膜２を設けるところに本発明の要旨があるので、この
薄膜２については詳しく後記する。３はこの絶縁性薄膜
２Ｉ−に形成されたＴ Ｐ Ｔで、このＴＰＴは、スパ
ンタリング法、真空蒸７を法などを用いて形成された１
０００人程度０ＪｒｌみのＣｒ薄膜からなるゲート電極
３１、約４０００人の厚みのＳｉＮｘからなるゲート絶
縁膜３２、ゲート電極３１を跨ぐようにゲート絶縁膜３
２表面に設けられた３００〜１０００人の厚みを有する
ｉ型！ａＳｉ膜にて構成された活性膜３３、この活性膜
３３の両端部に接合された約８００人の膜厚を有するｎ
型ａ−３ｉ膜からなるソース、ドレイン領域３４．３５
、該円領域３４．３５に連なったＩｘｍｉｉｉｊ後の厚
みのＡＩから構成されたソース、ドレイン−Ｕ極３６．
３７、並びにこのＴＦＴ３のパッシベーションのための
とＳｉＮｘなどで代表される保護膜３８と、から成って
いる。
ス、セラミックスなどの絶縁性基板、２はこの基板ＩＬ
に形成された１０原子％〜５０原ｆ％の水素を含んだＳ
ｉＮｘ、５ｉＯＮ、５ｉｎｘなどの絶縁性薄膜で、この
薄膜２を設けるところに本発明の要旨があるので、この
薄膜２については詳しく後記する。３はこの絶縁性薄膜
２Ｉ−に形成されたＴ Ｐ Ｔで、このＴＰＴは、スパ
ンタリング法、真空蒸７を法などを用いて形成された１
０００人程度０ＪｒｌみのＣｒ薄膜からなるゲート電極
３１、約４０００人の厚みのＳｉＮｘからなるゲート絶
縁膜３２、ゲート電極３１を跨ぐようにゲート絶縁膜３
２表面に設けられた３００〜１０００人の厚みを有する
ｉ型！ａＳｉ膜にて構成された活性膜３３、この活性膜
３３の両端部に接合された約８００人の膜厚を有するｎ
型ａ−３ｉ膜からなるソース、ドレイン領域３４．３５
、該円領域３４．３５に連なったＩｘｍｉｉｉｊ後の厚
みのＡＩから構成されたソース、ドレイン−Ｕ極３６．
３７、並びにこのＴＦＴ３のパッシベーションのための
とＳｉＮｘなどで代表される保護膜３８と、から成って
いる。
次に絶縁性薄膜２についてＳｉＮｘの場合を例にｔげて
説明を加える。この絶縁性薄膜２はプラズマＣＶＤ法に
て形成されるが、その時の反応ガスが爪牙である。即ち
反応炉に導入されるガスとしては、Ｓｉｌ＋、、Ｎｌ＋
、、Ｎ、、ＩＩ 、が用いられ、それらのガスの流１１
ｔ２．１１：びにＳｉＮ、膜形成時の基板温度によって
そのＳｉ Ｎ ｘｌｌ’７中の水素含有ｉｉ）が制御さ
れる。第２図にＳｉＮつ膜形成条件と水素含有１１℃と
を示す。
説明を加える。この絶縁性薄膜２はプラズマＣＶＤ法に
て形成されるが、その時の反応ガスが爪牙である。即ち
反応炉に導入されるガスとしては、Ｓｉｌ＋、、Ｎｌ＋
、、Ｎ、、ＩＩ 、が用いられ、それらのガスの流１１
ｔ２．１１：びにＳｉＮ、膜形成時の基板温度によって
そのＳｉ Ｎ ｘｌｌ’７中の水素含有ｉｉ）が制御さ
れる。第２図にＳｉＮつ膜形成条件と水素含有１１℃と
を示す。
本発明においては−に述したように、Ｓｉ Ｎ ｘから
なる絶縁性薄膜２からその薄膜−にのＴ Ｐ Ｔに水素
を拡散させるので、その絶縁性薄膜２の水素含イ」端が
少ないとその目的は達成できない。従って本発明者など
の実験から、少なくともこの絶縁性薄膜２の水素含有を
門１は１０原子％は必要であることが確かめられた。一
方、水素含有（１）、が増加することは、本発明の［１
的達成のためには好ましいことではあるが、ＳｉＮｘの
場合、５０原子％を越えるとその絶縁膜としての性質が
脆くなったり、成るいは化学的エツチングに対するエツ
チングレートが極端に高くなってしまい、最終的に完成
したＴ Ｐ Ｔ本来の機能を川なう場合がある。そのよ
うな理由から、本発明においては絶縁性薄膜２の水素含
有１１″Ｃの望ましい値としては１０原了・％〜５０原
子％原子間である。
なる絶縁性薄膜２からその薄膜−にのＴ Ｐ Ｔに水素
を拡散させるので、その絶縁性薄膜２の水素含イ」端が
少ないとその目的は達成できない。従って本発明者など
の実験から、少なくともこの絶縁性薄膜２の水素含有を
門１は１０原子％は必要であることが確かめられた。一
方、水素含有（１）、が増加することは、本発明の［１
的達成のためには好ましいことではあるが、ＳｉＮｘの
場合、５０原子％を越えるとその絶縁膜としての性質が
脆くなったり、成るいは化学的エツチングに対するエツ
チングレートが極端に高くなってしまい、最終的に完成
したＴ Ｐ Ｔ本来の機能を川なう場合がある。そのよ
うな理由から、本発明においては絶縁性薄膜２の水素含
有１１″Ｃの望ましい値としては１０原了・％〜５０原
子％原子間である。
次にＴ ＦＴ ３を形成するための各工程における処理
温度を第３図に示す。この図から明らかなように、トラ
ンジスタ動作に直接間！ｊ、するｉ １１ ａＳ１膜か
らなる活性膜３３と、ｎ型ａ−３ｉ膜からなるソース、
ドレイン領域３４．３５の形成のための熱処理中１．１
Ｖびにそれらの活性膜３３と、ソース、ドレイン領域３
４．３５を形成した後に形成されるソース、ドレイン電
極３６．３７、並びに保護膜３８の熱処理中に絶縁性薄
膜２に含まれている水素原子がＩ型ａ−５ｉ膜からなる
活性Ｉ摸３３、とｎ型ａ−５ｉ膜からなるソース、ドレ
イン領域３４．３５にオートデイフュージョンし、その
水素原子がａ−３ｉの未結合手を持ったＳ１原子と結合
し、バンドギャップ内の局在準位が低減される。
温度を第３図に示す。この図から明らかなように、トラ
ンジスタ動作に直接間！ｊ、するｉ １１ ａＳ１膜か
らなる活性膜３３と、ｎ型ａ−３ｉ膜からなるソース、
ドレイン領域３４．３５の形成のための熱処理中１．１
Ｖびにそれらの活性膜３３と、ソース、ドレイン領域３
４．３５を形成した後に形成されるソース、ドレイン電
極３６．３７、並びに保護膜３８の熱処理中に絶縁性薄
膜２に含まれている水素原子がＩ型ａ−５ｉ膜からなる
活性Ｉ摸３３、とｎ型ａ−５ｉ膜からなるソース、ドレ
イン領域３４．３５にオートデイフュージョンし、その
水素原子がａ−３ｉの未結合手を持ったＳ１原子と結合
し、バンドギャップ内の局在準位が低減される。
第４図は本発明に係るＴＰＴのスイッチング特性（実＆
！１１）と、従来構造のＴＰＴのそれ（破線）とを比較
するための曲線図であって、本発明構造のものは従来品
に比べ、ＯＮｉ流は大きく、その逆にＯＦ Ｆ電流は小
さく、本発明がＴＰＴの特性我身に大きく寄与している
ことがわかる。
！１１）と、従来構造のＴＰＴのそれ（破線）とを比較
するための曲線図であって、本発明構造のものは従来品
に比べ、ＯＮｉ流は大きく、その逆にＯＦ Ｆ電流は小
さく、本発明がＴＰＴの特性我身に大きく寄与している
ことがわかる。
また、Ｔ Ｉｉ Ｔ本来の機能を果たすための大きなバ
ロメータの一つである電子−移動度は本発明構造を採る
ことによって、５０〜１５０ｃｍ’／Ｖ・Ｓとなり、従
来品に比べて大きく数片されている。
ロメータの一つである電子−移動度は本発明構造を採る
ことによって、５０〜１５０ｃｍ’／Ｖ・Ｓとなり、従
来品に比べて大きく数片されている。
尚、本発明の詳細な説明においては、ａ−５の場合を例
に採ったが、ｐ−３ｉにおいてら本発明構造は同様の効
果を発揮する。ただその場合、絶縁性薄膜から活性層や
ソース、ドレイン領域に拡Ｉ牧された水素原Ｔは、ｐ−
３ｉの各ダレイン界面に存在する不所望な準位を削減す
る働きを為し、それによりＴＦＴの持性改迎が図られる
。
に採ったが、ｐ−３ｉにおいてら本発明構造は同様の効
果を発揮する。ただその場合、絶縁性薄膜から活性層や
ソース、ドレイン領域に拡Ｉ牧された水素原Ｔは、ｐ−
３ｉの各ダレイン界面に存在する不所望な準位を削減す
る働きを為し、それによりＴＦＴの持性改迎が図られる
。
（ト）発明の効果
本発明は以−にの説明から明らかなように、１０原子％
〜５０原Ｙ−％の水素を含んだ絶縁性薄膜の表面Ｊユに
ＴＰＴを形成しているので、そのＴＰＴ形成のための加
熱プロセス中に該絶縁性薄膜からＴＰＴのトランジスタ
作用に寄り、する活性層やソース、ドレイン領域に水素
原Ｙ・が拡散される。その結果、パンドギャンプ内の局
在４１４位やダレイン界面の学位を低減せしめｊ：）、
Ｔ Ｆ Ｔの↑ν性改廊が図れる。また絶縁性基板から
Ｔ Ｐ Ｔへの水素原ｆ拡散はＴ ＦＴ影形成ための加
熱プロセス中に自動的に行われ、格別の拡散プロセスを
必要としないので、製造ニ［程を簡略化し得ると同時に
、完成されたＴ Ｐ Ｔに加熱による不所望なダメージ
を与える恐れはなくなる。
〜５０原Ｙ−％の水素を含んだ絶縁性薄膜の表面Ｊユに
ＴＰＴを形成しているので、そのＴＰＴ形成のための加
熱プロセス中に該絶縁性薄膜からＴＰＴのトランジスタ
作用に寄り、する活性層やソース、ドレイン領域に水素
原Ｙ・が拡散される。その結果、パンドギャンプ内の局
在４１４位やダレイン界面の学位を低減せしめｊ：）、
Ｔ Ｆ Ｔの↑ν性改廊が図れる。また絶縁性基板から
Ｔ Ｐ Ｔへの水素原ｆ拡散はＴ ＦＴ影形成ための加
熱プロセス中に自動的に行われ、格別の拡散プロセスを
必要としないので、製造ニ［程を簡略化し得ると同時に
、完成されたＴ Ｐ Ｔに加熱による不所望なダメージ
を与える恐れはなくなる。
第１図は本発明薄膜トランジスタの断面図、第２図はＳ
ｒＮ、膜形成条件と水素含有ｆｉ）との関係を示す表図
、第３図はＴＰＴの形成工程の処理温度を示す表図、第
４図は本発明ＴＰＴの特性と従来品のそれとを比較する
ための曲線図である。 １・ 絶縁性ｊ＋％板、２ 絶縁性薄膜、３ ・
・ＴＦＴ 、 ３１ ・ゲー ト １工↑うｉ
、３２・ゲート絶縁膜、３３・ 活性膜、３４．３５・
・ソース、ドレイン領域、３６．３７・・ ソース、ド
レイン電極、３８・ 保護膜。 出碩人 三洋電機株式会社
ｒＮ、膜形成条件と水素含有ｆｉ）との関係を示す表図
、第３図はＴＰＴの形成工程の処理温度を示す表図、第
４図は本発明ＴＰＴの特性と従来品のそれとを比較する
ための曲線図である。 １・ 絶縁性ｊ＋％板、２ 絶縁性薄膜、３ ・
・ＴＦＴ 、 ３１ ・ゲー ト １工↑うｉ
、３２・ゲート絶縁膜、３３・ 活性膜、３４．３５・
・ソース、ドレイン領域、３６．３７・・ ソース、ド
レイン電極、３８・ 保護膜。 出碩人 三洋電機株式会社
Claims (4)
- （１）絶縁性基板と、該基板上に形成された１０原子％
〜５０原子％の水素を含んだ絶縁性薄膜と、該薄膜上に
順次積層されたゲート電極、ゲート絶縁膜、ｉ型非晶質
半導体膜、ｎ型またはｐ型非晶質半導体膜、ソース、ド
レイン各電極と、からなる薄膜トランジスタ。 - （２）上記絶縁性薄膜は、ＳｉＮ＿ｘであることを特徴
とした請求項１記載の薄膜トランジスタ。 - （３）上記非晶質半導体膜は、アモルファスＳｉ膜であ
ることを特徴とした請求項１、または２記載の薄膜トラ
ンジスタ。 - （４）上記非晶質半導体膜は、多結晶Ｓｉ膜であること
を特徴とした請求項１、または２記載の薄膜トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18679389A JP2740275B2 (ja) | 1989-07-19 | 1989-07-19 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18679389A JP2740275B2 (ja) | 1989-07-19 | 1989-07-19 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350873A true JPH0350873A (ja) | 1991-03-05 |
| JP2740275B2 JP2740275B2 (ja) | 1998-04-15 |
Family
ID=16194686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18679389A Expired - Lifetime JP2740275B2 (ja) | 1989-07-19 | 1989-07-19 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740275B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395938A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
| JP2009231412A (ja) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7679131B1 (en) * | 1999-08-31 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| GB2637806A (en) * | 2022-01-07 | 2025-08-06 | Globeride Inc | Fishing rod guide cover |
-
1989
- 1989-07-19 JP JP18679389A patent/JP2740275B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395938A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
| US7679131B1 (en) * | 1999-08-31 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| JP2009231412A (ja) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| GB2637806A (en) * | 2022-01-07 | 2025-08-06 | Globeride Inc | Fishing rod guide cover |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2740275B2 (ja) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03231472A (ja) | 薄膜トランジスタの作製方法 | |
| TW201017755A (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| WO1997022141A1 (en) | Method of manufacturing thin film semiconductor device, and thin film semiconductor device | |
| JP5615442B2 (ja) | 薄膜電極および薄膜スタックを堆積させる方法 | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| KR20080112091A (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 | |
| JPH0350873A (ja) | 薄膜トランジスタ | |
| JPH0322540A (ja) | 半導体装置の製造方法 | |
| JPH04186635A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH04323875A (ja) | 半導体装置の製造方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03293731A (ja) | 半導体装置の製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59111368A (ja) | 薄膜トランジスタ | |
| JPH04186612A (ja) | 薄膜半導体装置の製造方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |