JPS63293879A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63293879A JPS63293879A JP62130105A JP13010587A JPS63293879A JP S63293879 A JPS63293879 A JP S63293879A JP 62130105 A JP62130105 A JP 62130105A JP 13010587 A JP13010587 A JP 13010587A JP S63293879 A JPS63293879 A JP S63293879A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- semiconductor substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に超高速・超
高周波のバイポーラ・トランジスタの製法に関する。
高周波のバイポーラ・トランジスタの製法に関する。
従来のバイポーラ・トランジスタの構造トシて、例えば
第３図に示すものが代表的である。このトランジスタは
、Ｎ型基板ｌ上に酸化膜２を形成し、ベース領域となる
Ｐ拡散層７とエミッタ領域のＮ型領域８ｔ−形成し、エ
ミッタ電極１３．ベース電極１４を設け、さらにＮ＋層
１６を形成して、コレクタ電極１５を設けたものである
。これらエミヴタ電極部１３．ベース電極部１４．コレ
クタ電極部１５によってバイポーラ動作ｒさせている。
第３図に示すものが代表的である。このトランジスタは
、Ｎ型基板ｌ上に酸化膜２を形成し、ベース領域となる
Ｐ拡散層７とエミッタ領域のＮ型領域８ｔ−形成し、エ
ミッタ電極１３．ベース電極１４を設け、さらにＮ＋層
１６を形成して、コレクタ電極１５を設けたものである
。これらエミヴタ電極部１３．ベース電極部１４．コレ
クタ電極部１５によってバイポーラ動作ｒさせている。
このバイポーラ・トランジスタの性能指数の代表的なも
のとして、利得帯域幅積ｆＴ ベース抵抗ｒ ｂｂ／、
最大発振周波数ｆｍａＸ等があり、近年高周波用途の広
まりにより、その高性能化ＣｆＴ。
のとして、利得帯域幅積ｆＴ ベース抵抗ｒ ｂｂ／、
最大発振周波数ｆｍａＸ等があり、近年高周波用途の広
まりにより、その高性能化ＣｆＴ。
、ｆａＡｘの向上１ｒｂｂ’の低減）が望まれている。
〔発明が解決しようとする問題点Ｊ
しかしながら、従来の構造において叱ｆ。
ｆｗｈｘ ’ｂｂ’ の改番を図るには、棟々の制
限が多い。
限が多い。
まず、ベース抵抗ｒｂｂ’については、第４図のマルチ
・エミッタ構造に示すように、抵抗ρ８゜電極間隔Ｓｇ
ＳＢ Ｓｌのデバイス・パラメータによって次式のよ
うに表わされる。
・エミッタ構造に示すように、抵抗ρ８゜電極間隔Ｓｇ
ＳＢ Ｓｌのデバイス・パラメータによって次式のよ
うに表わされる。
・・・・・・・・・ （１）
ここで、ｎはエミッタ本数、ρ３．は真性ベース領域の
Ｐ１抵抗、ρＳ！は外部ベースのｐ ＋４抵抗。
Ｐ１抵抗、ρＳ！は外部ベースのｐ ＋４抵抗。
ρ３．ハベース・コンタクト直下のＰ層抵抗” ｃｏｎ
は接触抵抗ｓ １１１ｎエミツタ（ベース）ストライプ
長を示す。
は接触抵抗ｓ １１１ｎエミツタ（ベース）ストライプ
長を示す。
この式によれば、エミッタの微細化？進めることにより
、（１）式の第１項は減少させることが可能であるが、
−万％ＰＲの目合せ精度によっ−Ｃ％ＳＲの距離が制限
さルるため、（１）式の第２項の減少をはかることは難
しく、従って、ベース抵抗ｒｂｂ’の抜本的改善は図る
ことができない。
、（１）式の第１項は減少させることが可能であるが、
−万％ＰＲの目合せ精度によっ−Ｃ％ＳＲの距離が制限
さルるため、（１）式の第２項の減少をはかることは難
しく、従って、ベース抵抗ｒｂｂ’の抜本的改善は図る
ことができない。
また％ ｆＴについては次式で表わされる。
ｆＴ＝ｌ／（２π（τ８十τｂ十τ、十τ工月 ・・・
・・・（２）ここで、τｅはエミッタ元てん時間、τｂ
はベース走行時間、τＸはコレクタ空乏層走行時間、τ
０はコレクタ充てん時間であって、第３図から明らかな
ように、トランジスタ動作に必要な真性ベース以外の寄
生ベースのｔめ、τ。の寄与が大きく、ｆＴの向上は望
めない。
・・・（２）ここで、τｅはエミッタ元てん時間、τｂ
はベース走行時間、τＸはコレクタ空乏層走行時間、τ
０はコレクタ充てん時間であって、第３図から明らかな
ように、トランジスタ動作に必要な真性ベース以外の寄
生ベースのｔめ、τ。の寄与が大きく、ｆＴの向上は望
めない。
さらに、ｆＭＡｘについては、次式で示される。
ｆＭＡｘｏｃＦｉ宕７違・・・・・・・・・（３）この
式から明らかなようにｓ ｆＴ ’ｂｂ〆の改善に依存
しているから、これも従来構造では、大幅な改″＃は望
めない。
式から明らかなようにｓ ｆＴ ’ｂｂ〆の改善に依存
しているから、これも従来構造では、大幅な改″＃は望
めない。
不発明の目的ｒよ、このような問題点ｆ：′Ｉｓ決し。
ベース抵抗ｒｂｌ）＃ｔｌ！わめて小さくすると共に、
高周波特性ｆＴ ｆＭＡＸ”改善することができる半
導体装置を提供することにある。
高周波特性ｆＴ ｆＭＡＸ”改善することができる半
導体装置を提供することにある。
本発明の半導体装置の製造方法は、第１導電型半導体基
叡に１選択的に素子領域を形成する工程と、前記半導体
基板全面にメタルシリサイド層を成長させ第２導電型不
純物を導入する工程と、前記クリサイド層上に第１の絶
縁膜を成長し、選択的に開口して前記半導体基板表面ｆ
：、露光し、かつ熱処理により前記シリサイド層から前
記半導体基板に不純物を拡散する工程と、この不純物拡
散を 。
叡に１選択的に素子領域を形成する工程と、前記半導体
基板全面にメタルシリサイド層を成長させ第２導電型不
純物を導入する工程と、前記クリサイド層上に第１の絶
縁膜を成長し、選択的に開口して前記半導体基板表面ｆ
：、露光し、かつ熱処理により前記シリサイド層から前
記半導体基板に不純物を拡散する工程と、この不純物拡
散を 。
行っ友シリサイド層上に、第２の絶縁膜成長後。
異方性エツチングにより開口部側壁のみその第２の絶縁
膜ｔ−残す工程と、前記開口部から半導体基板に第２４
′ｔＩＬ型不純物を導入し之後、多摘晶ンリコンま几は
アモルファス・シリコンを成長して第１導電型不純物を
導入し熱処理する工程と、前記開口部上部のエミッタと
なる領域に前記多結晶シリコンまたはアモルファスシリ
コン層を選択的に残す工程と、前記シリサイド層に選択
的に開口してベース・コンタクトとすると共に、前記エ
ミッタ、ベース・コンタクト部に配線を形成する工程と
を有することを特徴とする。
膜ｔ−残す工程と、前記開口部から半導体基板に第２４
′ｔＩＬ型不純物を導入し之後、多摘晶ンリコンま几は
アモルファス・シリコンを成長して第１導電型不純物を
導入し熱処理する工程と、前記開口部上部のエミッタと
なる領域に前記多結晶シリコンまたはアモルファスシリ
コン層を選択的に残す工程と、前記シリサイド層に選択
的に開口してベース・コンタクトとすると共に、前記エ
ミッタ、ベース・コンタクト部に配線を形成する工程と
を有することを特徴とする。
本発明の構成によれば。
［１） Ｐ型不純物をドープしたメタル・シリサイド
層によって、自己整合的にベース、エミッタ領域を形成
し、かつこのシリサイド層をベース引出し電極とできる
ので、（１）式第２項がほとんど零にできる。
層によって、自己整合的にベース、エミッタ領域を形成
し、かつこのシリサイド層をベース引出し電極とできる
ので、（１）式第２項がほとんど零にできる。
２ ま九、クリサイド層自体も、＠わめて低抵抗である
ので、全体としてベース抵抗ｒｂｂ’２大幅に減少させ
ることができる。
ので、全体としてベース抵抗ｒｂｂ’２大幅に減少させ
ることができる。
（３）更に、自己整合的にベース、エミッタを形成する
九め、トランジスタ動作に不要な寄生ベースを大幅に低
減でき、Ｊ’Ｔ ｆＭｈｘ を大幅に向上させること
ができる。
九め、トランジスタ動作に不要な寄生ベースを大幅に低
減でき、Ｊ’Ｔ ｆＭｈｘ を大幅に向上させること
ができる。
次に図面を用いて本発明の詳細な説明する。
第１図（ａｌ〜（ｈｌは本発明の一実施例全工程順に説
明する断面図である。まず、Ｎ型半導体基板１に酸化膜
２で分離され次領域を形成する（第１図（ａ））。
明する断面図である。まず、Ｎ型半導体基板１に酸化膜
２で分離され次領域を形成する（第１図（ａ））。
引続き、メタル・クリサイド層３金例えばＣＶＤ法金用
いて１０００〜２０００Ａの厚さで基板ｌ上に積層し、
ボロンのイオン注入を行なう。ここで７リサイド層３に
用いるメタルとしては、ＴｉＷ等の高融点金属が望まし
い（第１図（ｂ））。
いて１０００〜２０００Ａの厚さで基板ｌ上に積層し、
ボロンのイオン注入を行なう。ここで７リサイド層３に
用いるメタルとしては、ＴｉＷ等の高融点金属が望まし
い（第１図（ｂ））。
次に酸化膜４ｔ″シリサイド層３上に成長し、写真食刻
法を用いて異方性エツチングを行ない、基板ｌの表面？
４出する（第１図（Ｃ））。更に、全面に、第二の絶縁
膜６ｔｌ−ＣＶＤ法によって形成する。
法を用いて異方性エツチングを行ない、基板ｌの表面？
４出する（第１図（Ｃ））。更に、全面に、第二の絶縁
膜６ｔｌ−ＣＶＤ法によって形成する。
ここで絶縁Ｗ６は第１の絶縁膜４と同一の種類でもよい
し、異質のものでもよい。引続き、窒素雰囲気において
アニールを行ない、クリサイド層３中のボロンを基板ｌ
中に拡散し、外部ベース７′ｆ。
し、異質のものでもよい。引続き、窒素雰囲気において
アニールを行ない、クリサイド層３中のボロンを基板ｌ
中に拡散し、外部ベース７′ｆ。
形成する。なお、この工程は、後述する真性ベース（８
）の形式より前の工程にあればよい（第１図（ｄ））。
）の形式より前の工程にあればよい（第１図（ｄ））。
次いで、全面にわ九ってＲＩＥを行なうと、第２の絶縁
膜６は上面のみ除去され、クリサイド層３の開孔部の側
壁のみ残る。ここで倒えば、熱拡散法、イオン注入法等
の方法により、真性ベースとなるＰ領域８を形成する（
第１図（ｅ））。次に、全面に、ポリシリコン層、又は
アモルファス・ンリコン層９を積層し、ヒ素のイオン注
入を行なう（第１図げ））。さらに、９００〜９５０’
Ｏ程ｉのｍ度でＮ＋領領域エミッタ領域１０の形成を行
なりｔ後、写真食刻法によって、エミッタ上のポリシリ
コン１１のみ選択的に残す（第１図−（ｇ））。
膜６は上面のみ除去され、クリサイド層３の開孔部の側
壁のみ残る。ここで倒えば、熱拡散法、イオン注入法等
の方法により、真性ベースとなるＰ領域８を形成する（
第１図（ｅ））。次に、全面に、ポリシリコン層、又は
アモルファス・ンリコン層９を積層し、ヒ素のイオン注
入を行なう（第１図げ））。さらに、９００〜９５０’
Ｏ程ｉのｍ度でＮ＋領領域エミッタ領域１０の形成を行
なりｔ後、写真食刻法によって、エミッタ上のポリシリ
コン１１のみ選択的に残す（第１図−（ｇ））。
最後に、クリサイド層３上の絶縁膜４を選択的に開口し
てベース−コンタクト１２全形成し、アルミやＴｉ−Ｐ
、−Ａｕ等によりそれぞれエミヴタ、ペース、コレクタ
電極１３，１４．１５を形成して半導体装１ｌｌｌｔｌ
−完成する（第１図（ｈ））。
てベース−コンタクト１２全形成し、アルミやＴｉ−Ｐ
、−Ａｕ等によりそれぞれエミヴタ、ペース、コレクタ
電極１３，１４．１５を形成して半導体装１ｌｌｌｔｌ
−完成する（第１図（ｈ））。
第２図（ａ）〜（ｈ）は本発明の第２の実施例全工程順
に説明する断面図であ〕、半導体集積回路への適用例を
示したものである。まず、第２図（ａ）において、Ｐ型
半導体基板２１にＮ型の埋込層２２、Ｎ型エピタキンヤ
ル層２３を順次形成した後、酸化膜２等によって、素子
分離を行なう。次に、コレクタと接続される高濃度のＮ
型不純物（リン）を ４含むコレクタ領域２４ｔ−形成
した後、クリサイド層３ｆＩ：ＦＪ２長し、ボロンのイ
オン注入全行なう。第２図（ｂ））。これにより後の引
続く工程としては、第１の実施例と同様で最終的に、第
２図（ｈｌの半導体装置勿得ることができる。
に説明する断面図であ〕、半導体集積回路への適用例を
示したものである。まず、第２図（ａ）において、Ｐ型
半導体基板２１にＮ型の埋込層２２、Ｎ型エピタキンヤ
ル層２３を順次形成した後、酸化膜２等によって、素子
分離を行なう。次に、コレクタと接続される高濃度のＮ
型不純物（リン）を ４含むコレクタ領域２４ｔ−形成
した後、クリサイド層３ｆＩ：ＦＪ２長し、ボロンのイ
オン注入全行なう。第２図（ｂ））。これにより後の引
続く工程としては、第１の実施例と同様で最終的に、第
２図（ｈｌの半導体装置勿得ることができる。
以上説明し九ように、本発明によれは、バイポーラ・ト
ランジスタの特性改善に次のような効果がある。
ランジスタの特性改善に次のような効果がある。
（１）ベース、エミッタを自己整合的に形成できる九め
、ベース、エミッタ間の目合せマージンが不要となるだ
けでなく、引出し電極に７リサイドを使用することによ
り、ベース抵抗’ｂｂ−が大幅に低減できる。
、ベース、エミッタ間の目合せマージンが不要となるだ
けでなく、引出し電極に７リサイドを使用することによ
り、ベース抵抗’ｂｂ−が大幅に低減できる。
（２）まｔ１ベース、エミッタの自己整合化にょう形成
できるので、外部ベース、即ち寄生ベースが低減でき、
ｆア ｆＭＡＸも大幅に向上が図られる。
できるので、外部ベース、即ち寄生ベースが低減でき、
ｆア ｆＭＡＸも大幅に向上が図られる。
第１図（ａ）〜（ｈｌ、第２図（ａｌ 〜（ｈ）は本発
明の第１および第２の実施例を工程順に説明する断面図
、第３図は従来構造のトランジスタの一例の断面図、第
４図は第３図のベース抵抗ｒｂｂＩヲ説明する断面図で
ある。 １・・・・・・Ｎ型基板、２・・・・・・酸化膜、３・
・・・・・シリサイド層、４・・・・・・第１絶縁膜、
５・・・・・・レジスト、６・・・・・・第２絶縁膜、
７・・・・・・Ｐ拡散層（エミッタ領域）、８・・・・
・・Ｐ領域（真性ベース）、９・・・・・・ポリ７リコ
／層、１０・・・・・・Ｎ型領域（ベース領域）、１２
・・・・・・ベースコンタクト、１３・山・・エミヴ７
１ｉＥ極、１４・・・・・・ベース電極、１５・・・・
・・コレクタ電極、１６・・・・・・Ｎ＋層、２１・・
・・・・Ｐ型半導体基板、２２・・・・・・埋込層、２
３・・・・・・エピタキシャル層、２４・・・・・・コ
レクタ層。 代理人 升埋士 内 原 ｔ／ ’：”慎と１
５）′−４−＼ノ
明の第１および第２の実施例を工程順に説明する断面図
、第３図は従来構造のトランジスタの一例の断面図、第
４図は第３図のベース抵抗ｒｂｂＩヲ説明する断面図で
ある。 １・・・・・・Ｎ型基板、２・・・・・・酸化膜、３・
・・・・・シリサイド層、４・・・・・・第１絶縁膜、
５・・・・・・レジスト、６・・・・・・第２絶縁膜、
７・・・・・・Ｐ拡散層（エミッタ領域）、８・・・・
・・Ｐ領域（真性ベース）、９・・・・・・ポリ７リコ
／層、１０・・・・・・Ｎ型領域（ベース領域）、１２
・・・・・・ベースコンタクト、１３・山・・エミヴ７
１ｉＥ極、１４・・・・・・ベース電極、１５・・・・
・・コレクタ電極、１６・・・・・・Ｎ＋層、２１・・
・・・・Ｐ型半導体基板、２２・・・・・・埋込層、２
３・・・・・・エピタキシャル層、２４・・・・・・コ
レクタ層。 代理人 升埋士 内 原 ｔ／ ’：”慎と１
５）′−４−＼ノ
Claims (1)
- 第１導電型半導体基板に、選択的に素子領域を形成する
工程と、前記半導体基板全面にメタルシリサイド層を成
長させ第２導電型不純物を導入する工程と、前記シリサ
イド層上に第１の絶縁膜を成長し、選択的に開口して前
記半導体基板表面を露光し、かつ熱処理により前記シリ
サイド層から前記半導体基板に不純物を拡散する工程と
、この不純物拡散を行ったシリサイド層上に第２の絶縁
膜成長後、異方性エッチングにより開口部側壁のみその
第２の絶縁膜を残す工程と、前記開口部から半導体基板
に第２導電型不純物を導入した後、多結晶シリコンまた
はアモルファス・シリコンを成長して第１導電型不純物
を導入し熱処理する工程と、前記開口部上部のエミッタ
となる領域に前記多結晶シリコンまたはアモルファルシ
リコン層を選択的に残す工程と、前記シリサイド層に選
択的に開口してベース・コンタクトとすると共に、前記
エミッタ、ベース・コンタクト部に配線を形成する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130105A JPS63293879A (ja) | 1987-05-26 | 1987-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130105A JPS63293879A (ja) | 1987-05-26 | 1987-05-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63293879A true JPS63293879A (ja) | 1988-11-30 |
Family
ID=15026069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130105A Pending JPS63293879A (ja) | 1987-05-26 | 1987-05-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63293879A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216463A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS61230367A (ja) * | 1985-04-05 | 1986-10-14 | Sony Corp | 半導体装置の製造方法 |
-
1987
- 1987-05-26 JP JP62130105A patent/JPS63293879A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58216463A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS61230367A (ja) * | 1985-04-05 | 1986-10-14 | Sony Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146063A (ja) | 半導体装置の製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP3127455B2 (ja) | 半導体装置の製法 | |
| JPH06101473B2 (ja) | 半導体装置 | |
| JPS6112388B2 (ja) | ||
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP3233690B2 (ja) | バイポーラトランジスタの製法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPS5914898B2 (ja) | 半導体装置の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP3055781B2 (ja) | 半導体装置及びその製造方法 | |
| JP3152046B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JP3196716B2 (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP3121636B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPH10321730A (ja) | 半導体装置及びその製造方法並びに通信装置 | |
| JPH06140630A (ja) | 半導体装置及びその製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPS6376470A (ja) | 半導体装置の製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS62188270A (ja) | 半導体集積回路およびその製造方法 |