JPS63295980A - 入出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入出力回路に関し、特に半導体集積回路内の入
出力回路に関する。

〔従来の技術〕

従来、この種の入出力回路では入出力回路の入出力バッ
ファ部分と内部回路部分とは常時接続されていて、入出
力バッファ部分を電気的に分離し、この部分だけを電気
的に接続する手段は特にもっていない。

〔発明が解決しようとする問題点〕

従って、上述した従来の入出力回路は、入出力回路の入
出力バッファ部分と内部回路部分とは必ず電気的に接続
されているので、入出力バッファ部分の故障の場合にお
いても、その故障を検出するために内部回路部分を動作
させなければならない。このため内部回路部分に故障が
あると、何れの部分の故障によって期待通りの出力が出
ないかの判別がつきにくい欠点がある。

本発明の目的は専用の入力端子の入力レベルによって通
常の使用モードと入出力バッファ部分のテストモードと
に切替えることができ、内部回路部分を動作させること
なく、入出力バッファ部分を試験、できる半導体集積回
路における入出力回路を提供することにある。

〔問題点を解決するための手段〕

本発明の入出力回路は、半導体集積回路において、入出
力バッファ部分と内部回路部分との接続の少なくとも一
部の接続を分離する分離手段と、この分離手段により分
離された入出力バッファ部分と別の入出力バッファ部分
とを接続する接続手段と、モード切替用の入力端子の入
力により前記分離手段と前記接続手段とを制御する制御
手段とを有して構成される。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。

１０１は入力端子、１０２〜１０４は双方向端子、１０
５〜１０８は入力バッファ、１０９〜１１１はイネーブ
ル付出力バッファ、１１２はＡＮＤ回路、１１３．１１
４はＯＲ回路、１１５はインバータ、１１６〜１２０は
トランスファゲート回路である。入力端子１０１はモー
ドを切替えるための専用の入力端子で、入カバツファエ
０５の入力に接続されている。入力バッファ１０５の出
力はインバータ１１５の入力に接続されている。双方向
端子１０２はイネーブル付出力バッファ１０９の出力と
入力バッファ１０６の入力に接続されている。入力バッ
ファ１０６の出力は内部回路部分の信号線ＤＩＩへの入
力となる。イネーブル付出力バッファ１０９の入力は内
部回路部分の信号線ＤＯ１にトランスファゲート回路１
１６を介して接続されている。トランスファゲート回路
１１６はインバータ１１５の出力でコントロールされて
いる。以上と同様の構成が双方向端子１０３及び１０４
にも用意されている。またイネーブル付出力バッファ１
０９のイネーブル端子はＡＮＤ回路１１２の出力と接続
されていて、ＡＮＤ回路１１２の２つの入力の一方はイ
ンバータ１１５の出力であり、他方は内部回路部分から
のコントロール信号ＤＥＩである。イネーブル付出力バ
ッファ１１０のイネーブル端子はＯＲ回路１１３の出力
と接続していて、ＯＲ回路１１３の２つの入力の一方は
入力バッファ１０５の出力であり、他方は内部回路部分
からのコントロール信号ＤＥ２である。また、双方向端
子１０２と１−０３とはそれぞれの端子に接続された入
力バッファ１０６の出力とイネーブル付出力バッファ１
１０の入力との間に設けられたトランスファゲート回路
１１７を介して接続されている。トランスファゲート回
路１１７は入力バッファ１０５の出力でコントロールさ
れている。双方向端子１０３と１０４との間にも同様の
構成が用意されている。

以上の構成において、入力端子１０１にローレベルを入
力すると通常の使用状態となり、トランスファゲート回
路１１６．１１８および１２０はオンし、トランスファ
ゲート回路１１７および１１９はオフする。双方向端子
１０２，１０３および１０４は内部回路部分からのコン
トロール信号ＤＥＬ、ＤＥ２およびＤＥ３によって入力
用および出力用に切替えられる。

次に入力端子１０１にハイレベルを入力すると、入出力
バッファ部分のテストモード切替えられ、トランスファ
ゲート回路１１６，１１８および１２０はオフし、トラ
ンスファゲート回路１１７および１１９はオンする。そ
こで入出力バッファ部分と内部回路部分との接続は電気
的に分離され、入出力バッファ部分のみが入力端子およ
び双方向端子に接続される。即ちイネーブル付出力バッ
ファ１０９のイネーブル端子はローレベルに、イネーブ
ル付出力バッファ１１０および１１１のイネーブル端子
はハイレベルになるので、双方向端子１０２は入力端子
に、双方向端子１０３および１０４は出力端子になる。

この状態で双方向端子１０２に信号を入力すれば入力バ
ッフｙ１０６．）ランスファゲート回路１１７およびイ
ネーブル付出力バッファ１１０を通って双方向端子１０
３に、さらに入力バッファ１０７．　トランスファゲー
ト回路１１９およびイネーブル付出力バッファ１１１を
通って双方向端子１０４に出力される。このように双方
向端子１０２からの入力信号を双方向端子１０３および
１０４から取り出すことができる。

第２図は本発明の別の実施例の回路図である。

２０１および２０２は入力端子、２０３〜２０５は双方
向端子、２０６〜２１０は入力バッファ、２１１〜２１
３はイネーブル付出力バッファ、２１４〜２１６は２人
力セレクター、２１７および２１８はインバータ、２１
９〜２２３はトランスファゲート回路である。２人力セ
レクターはＳ端子がハイレベルでＳ端子を、Ｓ端子がロ
ーレベル出力電圧を選択する機能をもつものとする。第
１図と異なる点は第１図のモードを切替える専用の入力
端子１０１と同機能の入力端子２０１以外に、双方向端
子を入力用と出力用とに切換えるための入力端子２０２
をもっことである。入力端子２０１にハイレベルを入力
して入出力バッファ部分のテストモードとしたときに、
入力端子２０２にローレベルを入力した場合には、双方
向端子２０３および２０５は入力端子となり、双方向端
子２０４は出力端子となる。この状態で双方向端子２０
３に信号を入力すれば、入力バッファ２０８、　トラン
スファゲート回路２２０およびイネーブル付出力バッフ
ァ２１２を通って双方向端子２０４に出力される。入力
端子２０２にハイレベルを入力した場合は、双方向端子
２０４は入力端子となり、双方向端子２０３および２０
５は出力端子となる。この状態で双方向端子２０４に信
号を入力すれば、入力バッファ２０９．　トランスファ
ゲート回路２２２およびイネーブル付出力バッファ２１
３を通って双方向端子２０５に出力される。このように
、第２図においては入出力バッファ部分のテストモード
において、双方向端子は入力用と出力用とに切替えるこ
とができ、入力端子となった場合には、その端子に対応
する出力端子が１つだけ決まり信号が出力される。

〔発明の効果〕

以上説明したように本発明は、半導体集積回路の入出力
回路の入出力バッファ部分と内部回路部分との接続を電
気的に分離し、かつ、入出力バッファ部分のみを電気的
に接続することにより、内部回路９部分を動作させずに
、入出力バッファ部分の故障を独立して検査することが
できるという効果がある。また、入出力バッファの伝達
スピードを知ることができ、出力バッファのハイレベル
出力電圧（ＶＯＨ）およびローレベル出力電圧（ＶＯＬ
）を容易に測定することができるといった効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
別の実施例の回路図である。 １０１．２０１・・・入力端子（モード切替用）、１０
２〜１０４．２０２〜２０５・・・双方向端子、１０９
〜１１１，２１１〜２１３・・・イネーブル付出力バッ
ファ、１１６〜１２０，２１９〜２２３・・・トランス
ファゲート回路、２１４〜２１６・・・２人力セレクタ
ー。

Claims (1)

【特許請求の範囲】
1. 半導体集積回路の入出力回路において、入出力バッファ
   部分と内部回路部分との接続の少なくとも一部の接続を
   分離する分離手段と、この分離手段により分離された入
   出力バッファ部分と別の入出力バッファ部分とを接続す
   る接続手段と、モード切替用の入力端子の入力により前
   記分離手段と前記接続手段とを制御する制御手段とを有
   することを特徴とする入出力回路。