JPS6329869A - 拡張バス制御装置 - Google Patents
拡張バス制御装置Info
- Publication number
- JPS6329869A JPS6329869A JP61173016A JP17301686A JPS6329869A JP S6329869 A JPS6329869 A JP S6329869A JP 61173016 A JP61173016 A JP 61173016A JP 17301686 A JP17301686 A JP 17301686A JP S6329869 A JPS6329869 A JP S6329869A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- request signal
- control circuit
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は計算機システムのシステムパスヲ外部へ拡張す
るときの拡張バス制御装置に関するものである。
るときの拡張バス制御装置に関するものである。
従来の技術
従来の拡張バス制御装置としては、入出力機器と主記憶
装置間のＤＭＡによる転送を含む場合、一般にデータラ
インにバッファを備えていない。
装置間のＤＭＡによる転送を含む場合、一般にデータラ
インにバッファを備えていない。
これは、周辺機器制御回路が本体内のパス（拡張バス制
御装置の内側）上に接続されている場合と本体外のバス
（拡張バス制御装置の外側）上に接続されている場合で
、データバッファの方向制御が異なるため、周辺機器制
御回路が拡張バス制御装置の内側と外側のどちら側に接
続されているかの情報がないかぎり、データバッフ１の
方向制御を一意に行なうことが出来ないことに起因する
。
御装置の内側）上に接続されている場合と本体外のバス
（拡張バス制御装置の外側）上に接続されている場合で
、データバッファの方向制御が異なるため、周辺機器制
御回路が拡張バス制御装置の内側と外側のどちら側に接
続されているかの情報がないかぎり、データバッフ１の
方向制御を一意に行なうことが出来ないことに起因する
。
発明が解決しようとする問題点
しかしながら上記のような構成では、データバッファな
しで本体外にデータ線が引き出されるため、極めてノイ
ズによる影響を受は易く、誤動作の原因となるという問
題点を有していた。
しで本体外にデータ線が引き出されるため、極めてノイ
ズによる影響を受は易く、誤動作の原因となるという問
題点を有していた。
本発明はかかる点に鑑み、ＤＭＡ転送対象の周辺機器制
御回路が拡張バス制御装置の内側または外側のどちら側
に接続されているかを自動的に検出することを可能にし
、その検出結果に従ってデ−タバノフ７の方向を制御す
る手段を設けることにより、ＤＭＡ転送を含むシステム
の拡張バス制御装置にデータバッファを備えることを可
能とし、耐ノイズ性を高め、信頼性の高いシステムを構
成することに寄与する拡張バス制御装置を提供すること
を目的とする。
御回路が拡張バス制御装置の内側または外側のどちら側
に接続されているかを自動的に検出することを可能にし
、その検出結果に従ってデ−タバノフ７の方向を制御す
る手段を設けることにより、ＤＭＡ転送を含むシステム
の拡張バス制御装置にデータバッファを備えることを可
能とし、耐ノイズ性を高め、信頼性の高いシステムを構
成することに寄与する拡張バス制御装置を提供すること
を目的とする。
問題点を解決するための手段
本発明は負論理の外部ＤＭＡ要求信号と負論理の内部Ｄ
ＭＡ要求信号とを接続する非反転オープン・コレクタバ
ッファ、外部ＤＭＡ要求信号によりセットされシステム
からのＤＭＡ応答信号の後縁にてリセットされるフリッ
プフロップ、フリップフロップの非反転出力とＤＭＡ応
答信号との論理積を取るＡＮＤゲート１．フリップフロ
ップの反転出力とＤＭＡ応答信号との論理積を取るＡＮ
Ｄゲート２を備えた拡張バス制御装置である。
ＭＡ要求信号とを接続する非反転オープン・コレクタバ
ッファ、外部ＤＭＡ要求信号によりセットされシステム
からのＤＭＡ応答信号の後縁にてリセットされるフリッ
プフロップ、フリップフロップの非反転出力とＤＭＡ応
答信号との論理積を取るＡＮＤゲート１．フリップフロ
ップの反転出力とＤＭＡ応答信号との論理積を取るＡＮ
Ｄゲート２を備えた拡張バス制御装置である。
作用
本発明は前記した構成により、周辺機器制御回路が拡張
パス制御装置の外側に接続されているときでＤＭＡ転送
中は外部ＤＭＡ要求信号がアクティブとなるためフリッ
プフロップがセットされる。
パス制御装置の外側に接続されているときでＤＭＡ転送
中は外部ＤＭＡ要求信号がアクティブとなるためフリッ
プフロップがセットされる。
周辺機器制御回路が内側に接続されているときはフリッ
プフロップはセットされない。このフリップフロップの
出力とシステムのＤＭＡ応答信号とをＡＮＤゲートで処
理し、このゲートの出力を用いてＤＭＡ転送中のデータ
バッフ１の方向を制御することが出来る。
プフロップはセットされない。このフリップフロップの
出力とシステムのＤＭＡ応答信号とをＡＮＤゲートで処
理し、このゲートの出力を用いてＤＭＡ転送中のデータ
バッフ１の方向を制御することが出来る。
実施例
第１図は本発明の一実施例における拡張バス制御装置の
構成図を示すものである。第１図において、１は負論理
の内部ＤＭＡ要求信号、２は外部ＤＭＡ要求信号、３は
内部ＤＭＡ要求信号１と外部ＤＭＡ要求信号２とを接続
する非反転オープンコレクタバッファ、４は正論理のＤ
ＭＡ応答信号、５は外部ＤＭＡ要求信号２によりセット
され、ＤＭＡ応答信号４の後縁にてリセットされるフリ
ップフロップ、６はフリップフロップ６の非反転出力と
１）Ｍム応答信号４との論理積を取るＡＮＤゲート（Ｉ
）、７はフリップフロップ６の反転出力とＤＭＡ応答信
号４との論理積を取るＡＮＤゲートＧＩ）、８はデータ
バッファ、９は内部データ線、１０は外部データ線、１
１はデータバッファ８の方向を制御するデータ方向制御
部、１２はバス制御信号である。データ方向制御部１１
はＡＮＤゲート（Ｉ）６、ＡＮＤゲート（ＩＩ）７とバ
ス制御信号１２の内容に基づきデータバッファ８の方向
を制御する。
構成図を示すものである。第１図において、１は負論理
の内部ＤＭＡ要求信号、２は外部ＤＭＡ要求信号、３は
内部ＤＭＡ要求信号１と外部ＤＭＡ要求信号２とを接続
する非反転オープンコレクタバッファ、４は正論理のＤ
ＭＡ応答信号、５は外部ＤＭＡ要求信号２によりセット
され、ＤＭＡ応答信号４の後縁にてリセットされるフリ
ップフロップ、６はフリップフロップ６の非反転出力と
１）Ｍム応答信号４との論理積を取るＡＮＤゲート（Ｉ
）、７はフリップフロップ６の反転出力とＤＭＡ応答信
号４との論理積を取るＡＮＤゲートＧＩ）、８はデータ
バッファ、９は内部データ線、１０は外部データ線、１
１はデータバッファ８の方向を制御するデータ方向制御
部、１２はバス制御信号である。データ方向制御部１１
はＡＮＤゲート（Ｉ）６、ＡＮＤゲート（ＩＩ）７とバ
ス制御信号１２の内容に基づきデータバッファ８の方向
を制御する。
以上のように構成された本実施例の拡張パス制御装置に
ついて、第２図のタイミング図を用いてその動作を説明
する。
ついて、第２図のタイミング図を用いてその動作を説明
する。
ＤＭＡ転送を行なう周辺機器制御回路が外側に接続され
たとき、ＤＭＡ転送を行なう際、外部ＤＭＡ要求信号２
を“０”とする外部ＤＭＡ要求信号２が”０′になると
フリップフロップ５がセットされる。
たとき、ＤＭＡ転送を行なう際、外部ＤＭＡ要求信号２
を“０”とする外部ＤＭＡ要求信号２が”０′になると
フリップフロップ５がセットされる。
そして、外部からのＤＭＡ要求は非反転オープンコレク
タバッファ３にて内部ＤＭＡ要求信号１としてシステム
に伝えられる。システムがＤＭＡ要求を受理するとＤＭ
Ａ応答信号４を′１”とする。データ転送が完了すると
ＤＭＡ応答信号４を°○”とする。ＤＭＡ応答信号４の
後縁つまりＨ１１ｔから°ｏ′”への変化時点でフリッ
プフロップ５はリセットされる。ＡＮＤゲート（Ｉ）６
はフリップフロップ６の非反転出力とＤＭＡ応答信号４
との論理積が取られているため、その出力はＤＭＡ応答
信号が１″の期間中″１”となり、ＡＮＤゲート（ＩＩ
）７はフリップフロップ６の反転出力とＤＭＡ応答信号
４との論理積が取られているためその出力は°゛００パ
る。周辺機器制御回路が内側に接続されたときは、ＤＭ
Ａ転送の要求は内部ＤＭＡ要求信号１全通して直接シス
テムに伝えられる。そのため、外部ＤＭＡ要求信号２ば
Ｏ″とならないため、フリップフロップ６はセットされ
ない。第２図のタイミング図中の点線に示すように、Ａ
ＮＤゲート（Ｉ）６の出力とＡＮＤゲート（ＩＩ）７の
出力は周辺機器制御回路が外部に接続されている場合と
は逆になる。この２つのＡＮＤゲートの出力を用いてデ
ータバッファ８の方向を制御することにより、ＤＭＡ転
送を含むシステムパスを外部に拡張するとき、周辺機器
制御回路が外部または内部のどちらに接続されていても
、それを自動的に検出して、データバッファ８の方向制
御を行うことが出来る。
タバッファ３にて内部ＤＭＡ要求信号１としてシステム
に伝えられる。システムがＤＭＡ要求を受理するとＤＭ
Ａ応答信号４を′１”とする。データ転送が完了すると
ＤＭＡ応答信号４を°○”とする。ＤＭＡ応答信号４の
後縁つまりＨ１１ｔから°ｏ′”への変化時点でフリッ
プフロップ５はリセットされる。ＡＮＤゲート（Ｉ）６
はフリップフロップ６の非反転出力とＤＭＡ応答信号４
との論理積が取られているため、その出力はＤＭＡ応答
信号が１″の期間中″１”となり、ＡＮＤゲート（ＩＩ
）７はフリップフロップ６の反転出力とＤＭＡ応答信号
４との論理積が取られているためその出力は°゛００パ
る。周辺機器制御回路が内側に接続されたときは、ＤＭ
Ａ転送の要求は内部ＤＭＡ要求信号１全通して直接シス
テムに伝えられる。そのため、外部ＤＭＡ要求信号２ば
Ｏ″とならないため、フリップフロップ６はセットされ
ない。第２図のタイミング図中の点線に示すように、Ａ
ＮＤゲート（Ｉ）６の出力とＡＮＤゲート（ＩＩ）７の
出力は周辺機器制御回路が外部に接続されている場合と
は逆になる。この２つのＡＮＤゲートの出力を用いてデ
ータバッファ８の方向を制御することにより、ＤＭＡ転
送を含むシステムパスを外部に拡張するとき、周辺機器
制御回路が外部または内部のどちらに接続されていても
、それを自動的に検出して、データバッファ８の方向制
御を行うことが出来る。
内部ＤＭＡ要求信号１を非反転オープンコレクタバッフ
７３で駆動する理由はＤＭＡ要求信号の論理を一致させ
ることと、周辺機器制御回路もＤＭＡ要求信号をオープ
ンコレクタバッファで駆動することにより、周辺機器制
御回路が内側に接続されたとき、素子の破壊を防ぐため
である。
７３で駆動する理由はＤＭＡ要求信号の論理を一致させ
ることと、周辺機器制御回路もＤＭＡ要求信号をオープ
ンコレクタバッファで駆動することにより、周辺機器制
御回路が内側に接続されたとき、素子の破壊を防ぐため
である。
なお、１）ＭＡ応答信号４が負論理の場合、ムＮＤゲー
１−（Ｉ１６とＡＮＤゲート（ＩＩ） ７のＤＭＡ応答
信号４の入力側に反転ゲートを挿入し、フリップフロッ
プ６に゛○パから１″のエッヂでリセットされるフリッ
プフロップを使用するか、またはリセット入力に反転ゲ
ートを挿入すればよい。
１−（Ｉ１６とＡＮＤゲート（ＩＩ） ７のＤＭＡ応答
信号４の入力側に反転ゲートを挿入し、フリップフロッ
プ６に゛○パから１″のエッヂでリセットされるフリッ
プフロップを使用するか、またはリセット入力に反転ゲ
ートを挿入すればよい。
また、非反転オープンコレクタバッファ３ばＭＯ３ＩＧ
を用いたシステムでは非反転オープンドレインバッファ
を用いても良い。
を用いたシステムでは非反転オープンドレインバッファ
を用いても良い。
発明の詳細
な説明したように、本発明によれば、周辺機器制御回路
が拡張バス制御装置の内側に接続されているか、外側に
接続されているかをＤＭ大人転送中自動的に判定しデー
タバッファの方向を適切に制御することが出来る。
が拡張バス制御装置の内側に接続されているか、外側に
接続されているかをＤＭ大人転送中自動的に判定しデー
タバッファの方向を適切に制御することが出来る。
通常、ＤＭＡを含むブステムバスの拡張において、周辺
機器制御回路が内側に接続されているか外側に接続され
ているかが判定出来なかったため、データバッファを消
略することが多かった。本発明では、かかる問題点を解
決し、拡張バス制御装置にデータバッフ１を備えること
を可能とした。
機器制御回路が内側に接続されているか外側に接続され
ているかが判定出来なかったため、データバッファを消
略することが多かった。本発明では、かかる問題点を解
決し、拡張バス制御装置にデータバッフ１を備えること
を可能とした。
そのため、ノイズによる誤動作がない信碩性の高いシス
テムを構成でき、その実用的効果は大きい。
テムを構成でき、その実用的効果は大きい。
第１図は本発明における一実施例の構成図、第２図は同
実施例の動作タイミング図である。 １・・・・・・内部ＤＭＡ要求信号、２・・・・・・外
部ＤＭＡ要求信号、３・・・・・・非反転オープンコレ
クタバッファ、４・・・・・・Ｉ）Ｍ人応答信号ζ５・
・・・・・ソリツブフロップ、６・・・・・・人ＮＤゲ
ー）（Ｉ１，７・・・・・・ＡＮＤゲート（ＩＩ）。
実施例の動作タイミング図である。 １・・・・・・内部ＤＭＡ要求信号、２・・・・・・外
部ＤＭＡ要求信号、３・・・・・・非反転オープンコレ
クタバッファ、４・・・・・・Ｉ）Ｍ人応答信号ζ５・
・・・・・ソリツブフロップ、６・・・・・・人ＮＤゲ
ー）（Ｉ１，７・・・・・・ＡＮＤゲート（ＩＩ）。
Claims (1)
- 負論理の外部ＤＭＡ要求信号と負論理の内部ＤＭＡ要求
信号とを接続する非反転オープンコレクタバッファ、前
記外部ＤＭＡ要求信号によりセットされ、システムから
のＤＭＡ応答信号の後縁にてリセットされるフリップフ
ロップ、前記フリップフロップの非反転出力と前記ＤＭ
Ａ応答信号との論理積を取るＡＮＤゲート（ I ）、前
記フリップフロップの反転出力と前記ＤＭＡ応答信号と
の論理積を取るＡＮＤゲート（II）から構成されること
を特徴とする拡張バス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173016A JPS6329869A (ja) | 1986-07-23 | 1986-07-23 | 拡張バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173016A JPS6329869A (ja) | 1986-07-23 | 1986-07-23 | 拡張バス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329869A true JPS6329869A (ja) | 1988-02-08 |
Family
ID=15952636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61173016A Pending JPS6329869A (ja) | 1986-07-23 | 1986-07-23 | 拡張バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329869A (ja) |
-
1986
- 1986-07-23 JP JP61173016A patent/JPS6329869A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002543B1 (ko) | 주변 장비 제어 장치 | |
| JPS6329869A (ja) | 拡張バス制御装置 | |
| JP2517540Y2 (ja) | Ｉｃカード | |
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS6111786Y2 (ja) | ||
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPS582050U (ja) | 接続状態検出回路 | |
| JPS6252341B2 (ja) | ||
| JPS62293592A (ja) | メモリ装置 | |
| JPS58121200A (ja) | デ−タバツフア診断方式 | |
| JPS60110059A (ja) | コンピュ−タのデ−タ転送制御装置 | |
| JPH04190444A (ja) | バスインターフェイス装置 | |
| JPH0378846A (ja) | メモリーの誤書込み防止回路 | |
| JPS58183539U (ja) | 停電処理回路 | |
| JPS6045833A (ja) | 外部記憶装置 | |
| JPH01276262A (ja) | Ｄｍａ装置 | |
| JPS5963746U (ja) | コンピユ−タの異常判別装置 | |
| JPH01100653A (ja) | Ｉ／ｏプロセッサのデータ転送方式 | |
| JPS61256449A (ja) | パス診断方式 | |
| JPH0318207B2 (ja) | ||
| JPH0460262B2 (ja) | ||
| JPH02302862A (ja) | 割込み信号インタフエース |