JPS63300552A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63300552A JPS63300552A JP13723087A JP13723087A JPS63300552A JP S63300552 A JPS63300552 A JP S63300552A JP 13723087 A JP13723087 A JP 13723087A JP 13723087 A JP13723087 A JP 13723087A JP S63300552 A JPS63300552 A JP S63300552A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- diode
- bipolar transistor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000470 constituent Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に高周波発振回
路を有するモノリシック集積回路装置に関する。
路を有するモノリシック集積回路装置に関する。
従来、容量変化の大きな可変容量ダイオードをモノリシ
ック集積回路上に形成することが困難なため、周波数可
変形発振回路は、通常、集積回路装置の外部に構成され
る。
ック集積回路上に形成することが困難なため、周波数可
変形発振回路は、通常、集積回路装置の外部に構成され
る。
この場合、敢えてこの周波数可変形発振回路をモノリシ
ック集積回路上に可変容量ダイオードを用いて構成した
とすると、この可変容量素子はバイポーラ・トランジス
タのコレクタおよびベースと同時拡散される２つの拡散
層間の接合容量等を利用して形成されるので、電圧に対
する容量の変化率が小さく、例えば２倍程度の容量変化
を示すにすぎないものとなる。従って、このような可変
容量ダイオードを用いた周波数可変形発振回路の周波数
可変範囲はきわめて小さなものである。
ック集積回路上に可変容量ダイオードを用いて構成した
とすると、この可変容量素子はバイポーラ・トランジス
タのコレクタおよびベースと同時拡散される２つの拡散
層間の接合容量等を利用して形成されるので、電圧に対
する容量の変化率が小さく、例えば２倍程度の容量変化
を示すにすぎないものとなる。従って、このような可変
容量ダイオードを用いた周波数可変形発振回路の周波数
可変範囲はきわめて小さなものである。
本発明の目的は、上記の情況に鑑み、電圧に対する容量
変化率がきわめて大きな可変容量ダイオードをモノリシ
ックに集積化した半導体集積回路装置を提供することで
ある。
変化率がきわめて大きな可変容量ダイオードをモノリシ
ックに集積化した半導体集積回路装置を提供することで
ある。
本発明によれば、半導体集積回路装置は、Ｐ型シリコン
基板と、前記シリコン基板上に形成されるＮＰＮ型バイ
ポーラ・トランジスタと、前記ＮＰＮバイポーラ・トラ
ンジスタの埋込層と同時に形成されるｎ＋層と前記ｎ４
″層直下に形成されるＰ型層およびＰ型シリコン基板と
をそれぞれ構成要素とするＮ” ＰＰ−ダイオードとを
含む。
基板と、前記シリコン基板上に形成されるＮＰＮ型バイ
ポーラ・トランジスタと、前記ＮＰＮバイポーラ・トラ
ンジスタの埋込層と同時に形成されるｎ＋層と前記ｎ４
″層直下に形成されるＰ型層およびＰ型シリコン基板と
をそれぞれ構成要素とするＮ” ＰＰ−ダイオードとを
含む。
以下図面を用いて本発明の詳細な説明する。
第１図は本発明の一実施例を示すモノリシック集積回路
装置の部分断面図である０本実施例によれば、本発明の
半導体集積回路装置は、Ｐ型シリコン基板１と、この基
板上に通常の技術で形成されるｎ＋埋込層２．Ｎ型エピ
タキシャル層３．Ｐ型ベース拡散層４およびｎ１工ミツ
タ層５とから成るＮＰＮバイポーラ・トランジスタと、
Ｐ型シリコン基板１およびＰ型層８とｎ′″埋込層２お
よびＮ型エピタキシャル層３との間の接合容量を利用す
るＮ＋ＰＰ−可変容量ダイオードとを含む。
装置の部分断面図である０本実施例によれば、本発明の
半導体集積回路装置は、Ｐ型シリコン基板１と、この基
板上に通常の技術で形成されるｎ＋埋込層２．Ｎ型エピ
タキシャル層３．Ｐ型ベース拡散層４およびｎ１工ミツ
タ層５とから成るＮＰＮバイポーラ・トランジスタと、
Ｐ型シリコン基板１およびＰ型層８とｎ′″埋込層２お
よびＮ型エピタキシャル層３との間の接合容量を利用す
るＮ＋ＰＰ−可変容量ダイオードとを含む。
ここで６，７はＮＰＮバイポーラ・トランジスタ素子の
ベース、コレクタの各取出拡散層をそれぞれ示し、また
、９，１０および１１は素子絶縁分離領域、フィールド
絶縁膜およびチャネル・ストッパーをそれぞれ示す、こ
のＮ“ＰＰ−可変容量ダイオードはＰ型シリコン基板１
の裏面およびＮ型エピタキシャル層３をそれぞれＰ側お
よびＮ側の取出端子とするもので、これをモノリシック
に形成するには、ｎ＋埋込層２を形成するに先立ちダイ
オード部の埋込層のみのフォトリソグラフィ一工程を行
い、熱拡散又はイオン注入法を用いてＰ型層８をまず形
成してからトランジスタ側のフォトリソグラフィ一工程
を行なう手法を用いればよい。
ベース、コレクタの各取出拡散層をそれぞれ示し、また
、９，１０および１１は素子絶縁分離領域、フィールド
絶縁膜およびチャネル・ストッパーをそれぞれ示す、こ
のＮ“ＰＰ−可変容量ダイオードはＰ型シリコン基板１
の裏面およびＮ型エピタキシャル層３をそれぞれＰ側お
よびＮ側の取出端子とするもので、これをモノリシック
に形成するには、ｎ＋埋込層２を形成するに先立ちダイ
オード部の埋込層のみのフォトリソグラフィ一工程を行
い、熱拡散又はイオン注入法を用いてＰ型層８をまず形
成してからトランジスタ側のフォトリソグラフィ一工程
を行なう手法を用いればよい。
第２図は上記実施例が形成するＮ＋ＰＰ−可変容量ダイ
オードと従来モノリシック構成の可変容量ダイオードと
の容量対電圧の比較特性図を示すものである。ここで、
特性ＡおよびＢはそれぞれＰ−側を基板裏面より取出し
接地した本発明にかかるダイオードおよび従来構成のダ
イオードの容量対電圧特性を示す、この特性図から明ら
かなように、本発明にかかるＮ” ＰＰ−ダイオードは
Ｐ型層８の効果により低電圧側における接合容量変化が
非常に大きく取れるので、数倍以上の容量変化比を得る
ことは容易である。従って、バイポーラ・トランジスタ
との組合せにより実用的な周波数可変型発振器を構成す
ることが可能となる。
オードと従来モノリシック構成の可変容量ダイオードと
の容量対電圧の比較特性図を示すものである。ここで、
特性ＡおよびＢはそれぞれＰ−側を基板裏面より取出し
接地した本発明にかかるダイオードおよび従来構成のダ
イオードの容量対電圧特性を示す、この特性図から明ら
かなように、本発明にかかるＮ” ＰＰ−ダイオードは
Ｐ型層８の効果により低電圧側における接合容量変化が
非常に大きく取れるので、数倍以上の容量変化比を得る
ことは容易である。従って、バイポーラ・トランジスタ
との組合せにより実用的な周波数可変型発振器を構成す
ることが可能となる。
第２図は本発明の他の実施例を示すモノリシック集積回
路装置の部分断面図である０本実施例によれば、Ｎ”
ＰＰ−ダイオードのＰ−側は基板表面のチャネル・スト
ッパを兼ねるＰ４″層１２から取出される。従って、本
実施例によれば基板による直列抵抗を減することができ
る。
路装置の部分断面図である０本実施例によれば、Ｎ”
ＰＰ−ダイオードのＰ−側は基板表面のチャネル・スト
ッパを兼ねるＰ４″層１２から取出される。従って、本
実施例によれば基板による直列抵抗を減することができ
る。
以上詳細に説明したように、本発明によれば可変範囲の
広い周波数可変型発振器をモノリシック化することがで
きるので、電圧制御によるシンセサイザー形発振器の小
形化を容易に実現することが可能である。
広い周波数可変型発振器をモノリシック化することがで
きるので、電圧制御によるシンセサイザー形発振器の小
形化を容易に実現することが可能である。
第１図は本発明の一実施例を示すモノリシック集積回路
装置の部分断面図、第２図は上記実施例が形成するＮ”
ＰＰ−可変容量ダイオードと従来モノリシック構成の
可変容量ダイオードとの容量対電圧の比較特性図、第３
図は本発明の他の実施例を示すモノリシック集積回路装
置の部分断面図である。 １・・・Ｐ型シリコン基板、２・・・ｎ＋埋込層、３・
・・Ｎ型エピタキシャル層（コレクタ層）、４・・・Ｐ
型ベース拡散層、５・・・ｎ＋エミッタ層、６・・・ベ
ース取出拡散層、５・・・ｎ“エミツタ層、６・・・ベ
ース取出拡散層、７・・・コレクタ取出し拡散層、８・
・・Ｐ型層、９・・・素子絶縁分離領域、１０・・・フ
ィールド絶縁膜、１１・・・チャネル・ストッパー、１
２・・・Ｐ＋層。 、、、′、ニー 代理人 弁理士 内 原 晋／・・、“、：′。 ＼、 〃 ・ ２票へ−λに角Ｘ層 ｐ、フィ
ールド絶赫５ ・な電三−、ｑ層
ＩＩ ＋↑ネルストッパー６ −Ａ−ＩＢＩＴ、’
ｔ＊！’ｋ Ｉ？ Ｆ、一層第２
図
装置の部分断面図、第２図は上記実施例が形成するＮ”
ＰＰ−可変容量ダイオードと従来モノリシック構成の
可変容量ダイオードとの容量対電圧の比較特性図、第３
図は本発明の他の実施例を示すモノリシック集積回路装
置の部分断面図である。 １・・・Ｐ型シリコン基板、２・・・ｎ＋埋込層、３・
・・Ｎ型エピタキシャル層（コレクタ層）、４・・・Ｐ
型ベース拡散層、５・・・ｎ＋エミッタ層、６・・・ベ
ース取出拡散層、５・・・ｎ“エミツタ層、６・・・ベ
ース取出拡散層、７・・・コレクタ取出し拡散層、８・
・・Ｐ型層、９・・・素子絶縁分離領域、１０・・・フ
ィールド絶縁膜、１１・・・チャネル・ストッパー、１
２・・・Ｐ＋層。 、、、′、ニー 代理人 弁理士 内 原 晋／・・、“、：′。 ＼、 〃 ・ ２票へ−λに角Ｘ層 ｐ、フィ
ールド絶赫５ ・な電三−、ｑ層
ＩＩ ＋↑ネルストッパー６ −Ａ−ＩＢＩＴ、’
ｔ＊！’ｋ Ｉ？ Ｆ、一層第２
図
Claims (1)
- Ｐ型シリコン基板と、前記シリコン基板上に形成される
ＮＰＮ型バイポーラ・トランジスタと、前記ＮＰＮバイ
ポーラ・トランジスタの埋込層と同時に形成されるｎ＾
＋層と前記ｎ＾＋層直下に形成されるＰ型層、およびＰ
型シリコン基板とをそれぞれ構成要素とするＮ＾＋ＰＰ
−ダイオードとを含むことを特徴とする半導体集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13723087A JPS63300552A (ja) | 1987-05-29 | 1987-05-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13723087A JPS63300552A (ja) | 1987-05-29 | 1987-05-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300552A true JPS63300552A (ja) | 1988-12-07 |
Family
ID=15193822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13723087A Pending JPS63300552A (ja) | 1987-05-29 | 1987-05-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300552A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780248B1 (ko) | 2006-12-27 | 2007-11-27 | 동부일렉트로닉스 주식회사 | 다이오드 및 그 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49130186A (ja) * | 1973-04-13 | 1974-12-13 |
-
1987
- 1987-05-29 JP JP13723087A patent/JPS63300552A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49130186A (ja) * | 1973-04-13 | 1974-12-13 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780248B1 (ko) | 2006-12-27 | 2007-11-27 | 동부일렉트로닉스 주식회사 | 다이오드 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1128670A (en) | Semiconductor device having a mos-capacitor | |
| US3590345A (en) | Double wall pn junction isolation for monolithic integrated circuit components | |
| US4005469A (en) | P-type-epitaxial-base transistor with base-collector Schottky diode clamp | |
| US20030122155A1 (en) | Semiconductor device applied to a variable capacitance capacitor and amplifier | |
| US3141135A (en) | Semiconductive oscillator-mixer device | |
| US3760239A (en) | Coaxial inverted geometry transistor having buried emitter | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| JPS63300552A (ja) | 半導体集積回路装置 | |
| JPS5823749B2 (ja) | モノリシック集積電流源 | |
| JPS624864B2 (ja) | ||
| JP2587424B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6224659A (ja) | 複合型接合コンデンサ | |
| JPS61135159A (ja) | 半導体集積回路 | |
| JPS63310161A (ja) | 半導体装置 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPS59124753A (ja) | 半導体集積回路装置 | |
| JPH03284850A (ja) | 半導体装置 | |
| JPH0132666B2 (ja) | ||
| JPS5847712Y2 (ja) | 半導体集積回路 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPH0587187B2 (ja) | ||
| JPS58222569A (ja) | 複合半導体装置 | |
| JPS648924B2 (ja) | ||
| JPS5886769A (ja) | 横型ｐｎｐトランジスタ | |
| JPS6239830B2 (ja) |