JPS63301583A - 半導体発光素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体レーサー素子の変調を半導体レーザーと
同一基板に集積化して設けたトランジスターを用いて行
なう新規な構造を持った半導体発光素子に関する。

半導体レーザー素子は小形、高効率で、高速変調が可能
なことから、光通信を始め、データバス。

コンピュータリング等種々の用途が考えられている。

しかし、半導体レーザー素子を変調するには、通常３ｏ
〜２００ｍＡの電流パルスを該素子に印加するが、変調
信号が１〜２　Ｇ　ｂｉｔ　／　ｓｅｅ程度の高速にな
ると通常のシリコン・トランジスタでこの様な大電流パ
ルスを作ることは一般に困難である。

このため、本発明者はたとえば高周波トランジスタとし
て優れているＧａＡｓ電界効果型トランジスタ（ＧａＡ
ｓＦＥＴと略称する。）と半導体レーザー素子とを集積
化した半導体発光素子を提案し、特許出願中である。第
１図はこの半導体発光素子の等価回路である。図におい
て、１は半導体レーザー素子、２はＦＥＴ、３はゲート
電極である。

また、第２図も同種の半導体発光素子の等価回路である
。第１図と同様に１は半導体レーザー素子。

２はＦＥＴ、３はゲート電極である。

しかし、これら複合素子としての半導体発光素子には次
の様な問題点が見い出された。

これらの複合素子に直流電圧■。を印加し、ゲートに変
調信号を入れる。ゲートが無信号時（ゼロバイアス）に
流している電流を１１とし、ゲートパルスにより、抑制
される電流をΔ■とする。

望ましい複合素子においては、■１−ΔＩの値が、レー
ザー素子の発振しきい値Ｉｔｈと同程度か、少し大きい
程度となる。この場合は、レーザー出力の変調度も大き
く、発振のために立ち上る時間も最少となり、位相遅れ
は生じない。

現実の素子においては、レーザー素子のしきい値が、±
３０％程度ばらつくことは、ごく普通のことである。従
って工１−ΔＩがＩｔｈより小さい場合や大きい場合が
生じてくる。各々の場合の、レーザー・ダイオード電流
に対する光出力の特性と上述の電流値の関係を、第３図
および第４図に示す。前者では、レーザーの立上りに時
間がかかり、高速変調ができない。後者では、直流印加
電圧■。を調節し、レーザー出力を小さくしても、Δ工
もともに小さくなるため、変調度が小さくなる。

そのため、現実問題としてその製造時に望ましい複合素
子の歩留りが低下する。

本発明は、この歩留りの問題を解決し、さらに高速変調
用光源としての扱い易い複合半導体発光素子を提供する
ものである。

以下に本発明の原理を簡単に説明する。

第５図に本発明の半導体発光素子の等価回路を示す。そ
れぞれのゲート入力端子（６，・７）が独立した少くと
も２個のＦＥＴ　（４，５）と、半導体レーザー素子１
を集積化する。このＦＥＴは、互にまったく同じもので
も良いし、性能的に異なるものであっても良い。一つの
ＦＥＴ　（４）に直流バイアスを加えソース・ドレイン
電流工□をレーザー発振しきい値Ｉｔｈと同程度に調節
する。

次に、他のＦＥＴ　（５）のゲートに変調信号を加えれ
ば、無バイアス時に流れていた電流工。が、Δ工だけ減
少し、レーザー光が変調できる。第６図にソース・ドレ
イン電流Ｉ、、Ｉ２およびΔＴの関係を示す・この方式
で、任意のしきい値のレーザー素子を望みのレーザー強
度で変調することが可能である。なお、本発明の半導体
発光素子をＡｕｔｏｍａｔｉｃ　Ｔｈｒｅｓｈｏｌｄ　
Ｃｏｎｔｒｏｌの頭文字をとりＡＴＣレーザーと略称す
ることとする。

第７図および第８図に各々本発明の代表的な半導体発光
素子の平面図および断面図を示す。断面図は第７図の平
面図におけるＡＡに添う断面図である。

成長用半導体基板２１の上部に、半導体レーザー素子を
構成する第１．第２、および第３の半導体層２２，２３
．２４を積層し、これに並置して少なくとも高比抵抗を
有する第４の半導体層２５を介してＦＥＴ部のチャネル
を形成する第５の半導体ｙ！Ｊ２６の積層領域が形成さ
れる。

第１の半導体層２２は半導体レーザー素子の第１のクラ
ッド層、第２の半導体層２３は活性層、第３の半導体層
２４は第２のクラッド層となる。

当然、第１および第３の半導体層は第２の半導体層に比
較し相対的に屈折率が小さく、互いに反対導電型を有す
る。更に第１および第３の半導体層は禁制帯幅が相対的
に大なる半導体層となっている。

第４の半導体層は比抵抗が１０Ω・０ｍ以上を必要とし
、実用上１００Ω・Ｃｌｌ１〜ＩＫΩ・ｃＩ１１程度迄
程度間を用いている。この層は半導体レーザ素子部とＦ
ＥＴ部を分離するに必要な層である。

溝２７はアイソレーション用の溝である。半導体レーザ
ー素子およびＦＥＴの設計によって必ずしも必要でない
が、絶縁されている方が好都合である。この溝にＳｉ○
２等無機絶縁物や、樹脂等を挿入する絶縁手段を用いて
も良い。また、溝をぼることなく所定部分に、プロトン
打込みを行なうなどして、高比抵抗領域を形成すること
が出来る。

このような絶縁手段によりアイソレーションを施こして
も良い。この様なアイソレーションは一般の半導体レー
ザおよび半導体装置の分野を用いている技術を用いれば
良いゆ この半導体発光素子をＧａＡｓ−ＧａＡＱＡｓ系材料で
構成する場合、各半導体層は次の如く選択する。

第１の半導体層： Ｇａ１−ｘＡＱ　ｘＡｓ　（０，２くｘ＜０．７）厚さ
約１μｍ〜３μｍ 第２の半導体層： Ｇａ１−、ＡＱ、Ａｓ　（Ｏくｙく０．３）厚さ約０．
０５μｍ〜０．３μｍ 第３の半導体層： Ｇａｔ−ｚ　Ａ　Ｑ　ｚ　Ａｓ　（０，２’−ｚ　＜０
−７）厚さ約１μｍ〜３μｍ 第４の半導体層： Ｇａ１−、Ａ１１ｌ　、ＩＡｓ　（Ｏくｓ＜０．７）比
抵抗１０Ω・ｃｍ以上 第５の半導体層： Ｇａ１−ｔＡ　Ｑ　（Ａｓ　（０＜　ｔ　＜０．３）厚
さ約０−１μｍ〜０．３μｍ ３８および４０は各々、半導体レーザ素子のｐ側電極お
よびｎ側電極である。３５，３７、および３６は各々Ｆ
ＥＴのソース電極、ゲート電極、およびドレイン電極で
ある。この場合、３８，３５゜３６および４ｏはオーム
性電極、３７はショットキ電極である。３２は半導体レ
ーザ素子の電極取り出し部を構成するためＺｎを選択拡
散した領域、３４は絶縁膜を示す。第８図に示す如く、
電極３８と電極３５，３７及び３８はほぼ同一平面内に
形成することが大切である。

これによりこれら電極を形成する際に用いるフォトリン
グラフィ法に適している。即ち同一平面内にあるためフ
ォトリソグラフィにより加工しても光の回折等によるボ
ケが各部分に生じにくいた送 め、微細加工が容易であり、高礪変調に適した構造とな
っている。

第２のＦＥＴも同様の構造で製作されている。

レーザー光の進行方向に直角な断面は、たとえば襞間に
よって反射面が形成され、光共振器が構成されている。

以上の様な構成の半導体発光素子を電極３８と３６とを
短絡し、電極３５と４０との間に電圧を印加することに
よりレーザー発振を行なわせることが出来る。（なお、
３９は電極３８と３６の短絡用配線であるが、断面のと
り方により図面では分断されて現わされている。） 従って、ゲート電極１０に制御用の電圧を印加すること
によって半導体レーザーの発振を制御することが出来る
。

なお、第８図の半導体層は第１〜第５の半導体層が順次
積層され、半導体レーザー素子およびＦＥＴ部が各々所
望領域に構成されている。この構造は製造方法が容易な
ものである。しかし、本発明の半導体発光素子はこの様
な半導体層の積層のやり方に限られるものではない。本
発明の趣旨に従って、成長用半導体基板上に半導体レー
ザー素子を構成する第１．第２、および第３の半導体層
の積層構造と、ＦＥＴ部を構成する第４および第５の半
導体層の積層構造を別途成長させても勿論良い。こうし
た本発明の別な具体的構成については実施例で具体的に
説明する。

本発明は実施例に示す半導体材料に限られるものでない
ことは勿論である。又、半導体レーザーのモード安定化
のため種々の手段があるが、本発明の発光半導体素子の
半導体レーザー部に適用して良いことは勿論であり、本
発明の範囲のものである。

実施例１ 第９図から第１４図は本発明の半導体発光素子の製造工
程の各ステップを示す素子断面図である。

（１００）面を上面に持つｎ型ＧａＡｓ基板（電子濃度
ｎ＃１０１８／ｃｆｆｌ）　２１面上にストライプ状の
凹部５０を形成し、次いで次の各層をスライド・ボード
を用いた周知の液相エピタキシャル法に依って形成する
。前述の凹部は共振器の反射面に垂直方向になるよう選
択エツチング法等で形成すれば良い。数μｍ程度の凹凸
をもった半導体基板に平坦な表面の半導体層は液相エピ
タキシャル法で容易に形成出来る。

この凹部は、レーザー光の基板へのしみ出しを利用し、
横モードの制御を行なうためのものである。この光閉じ
込めの技術に関してはに、Ａ″に１ｅｔ　　ａｌ、　　
　Ｉ　　ＥＥＥ　　　Ｊ、　　　Ｑｕａｎｔｕｍ　　Ｅ
コｅｃｔｒｏｎＱＥ−１４，８９（１９７８）等に詳細
に報告されている。

第１の半導体Ｍ２２はｎ型ＧａＯ，７Ａ　Ｑ　Ｏ，３Ａ
ｓ層（ｎｚ５　Ｘ　１０”／ｃｎ？）を厚さ２μｍに、
第２の半導体層２３はｎ型ＧａＡｓ層（ｎ　ｚ　１０　
”／　ａｌ）を厚さ０．１μｍに、第３の半導体Ｍ２４
はｐ型Ｇａ（１，７Ａ　Ｑ　□、３Ａｓ層（正孔濃度ｐ
ｚ５Ｘ１０”／ｄ）を厚さ１μｍに、第４の半導体層２
５はｐ型Ｇａ、）、７ＡＱ０．３ＡＳ層（ｐｚｌ　Ｘ　
１０１４／ｃＪ、比抵抗〜６００Ω・ａｎ）を厚さ１μ
ｍ、および第５の半導体層２６はｎ型ＧａＡｓ　（ｎ　
ｚ２　Ｘ　１０１７／　ａｄ）を厚さ０．３μｍとした
。

第９図はこの状態を示す 次いで、厚さ０．２μｍのＡＱ２０３、および厚さ０．
３μｍのＳｉｏ２の二層の絶縁膜を周知のＣＶＤ　（Ｃ
ｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）
法で形成する。上記二層の絶縁膜の半導体レーザー素子
の電極取り出し部に対応する部分を幅６μｍに開孔する
。食刻液は弗化水素と綿化アンモニウムの混合液（１：
　６Ｓｉ０２用）、リン酸（ＡＱ２０３用）である。こ
のＳｉＯ□−ＡΩ２０３二層膜が選択拡散用マスク２７
となる。この開孔を通して周知の選択拡散技術によりＺ
ｎを幅６μｍ、深さは第３の半導体／１ｌ１２４に到達
するまで拡散する６３２がＺｎ拡散領域である。この状
態を第１０図に示す。

選択拡散用マスクである２７の二層の絶縁膜を除去し、
改めて厚さ５０００人の５ｉ０２膜２９をＣＶＤ法で形
成する。５ｉ０２膜２９上にフォトレジスト膜３０を形
成し、通常のフォトリソグラフィー技術を用いて、Ｓｉ
Ｏ□膜２９膜間９２８等を設ける。第１１図にこの状態
を示す。この５ｉ０２膜２９を食刻用マスクとして第５
の半導体層２６゜第４の半導体層２５をメサエッチング
する。エツチング液はりん酸、過酸化水素、エチレング
リコール混合液（１：１：８）である。この溝３３は第
１の半導体層２２に到達する深さでも良いが。

少なくとも第５の半導体Ｍ２６を貫通するものであれば
良い。半導体レーザー素子のｐ型電極とＦＥＴ部のドレ
イン側電極を短絡するのに金属の蒸着膜を用いる場合、
溝は浅い方が好ましい。第１２図はこのメサエッチング
を完了した状態を示す。

前記メサエッチング用のＳｉＯ２マスク２９を除去し、
改めて厚さ５０００人のＳｉＯ２膜３４をＣＶＤ法で形
成する。このＳｉＯ２膜３４上にポジ型フォトレジスト
層を形成し、このポジ型フォトレジスト層にＦＥＴ部の
ソース、ドレインの取り出し電極部を開孔する。ソース
・ドレインの取り出し電極として、Ａｕ−Ｇｅ合金、Ｎ
ｉおよびＡｕを三層に２５００人に蒸着する。蒸着時の
基板温度は室温に保って十分である６次いで、前記ポジ
型フォトレジスト膜を除去する。従って、ソース、ドレ
インの部分のみ三層の電極材料が残在し、他の部分の材
料は除去される。試料を４５０℃に加熱し、オーム性電
極３５，３６を形成する。

再びポジ型フォトレジスト膜を形成し、このポジ型フォ
トレジスト膜にレーザー素子用の電極部分、およびＦＥ
Ｔ部のゲート電極部に開孔を設ける。電極材料としてＣ
ｒおよびＡｕを順次蒸着し、３０００人の厚さとなす。

基板温度は９０℃とした。次いで、前記ポジ型フォトレ
ジスト膜を除去する。従って、電極部のみ電極材料が残
存し、他の部分の材料は除去される。第１３図に、各電
極が設けられた状態を示す。

更に、ポジ型フォトレジスト膜を厚さ１．２μｍに形成
し、電極３６．３７の外部導出の端子部および電極３５
と電極３８の短絡部を形成するための開孔を設ける。こ
のマスクを通して露出したＳｉＯ２膜を厚さ１５００人
にまで食刻する。配線３９．３９’および外部導出端子
部にＣｒおよびＡｕを各々６００人、３０００人に蒸着
する。

（なお、断面のとり方によって明らかに示されていない
が、３９．３９’は接続されている。）半導体基板２１
の裏面を研磨し、軽く食刻した後Ａｕ−Ｇｅ合金を蒸着
しｎ側電極４０となす。

最後にレーザー光の進行方向と垂直な面で結晶面を襞間
し光共振器を構成する。レーザー長は３００μｍとした
。

この発光素子はドレイン電極３６とレーザー素子のｎ側
電極４０の間に４〜５ｖの電圧を印加することにより、
レーザー発振を行なわしめることが出来る。発振波長８
３００人、しきい電流は約６０ｍＡであった。

この半導体発光素子における２つのＦＥＴは次の如き仕
様とした。即ち、一方のＦＥＴ　（５）はソース・ドレ
イン間距離を６μｍ、ゲート長を２μｍ　で、ゲートゼ
ロバイアス時は４０ｍＡの電流であった。他方、ＦＥＴ
　（４）はソース・ドレイン間距離を９μｍ、ゲート長
さ３μｍとした。

このＦＥＴのｇｍは１０ｍ　　で、ゲートゼロバイアス
時に７０ｍＡの電流が得られた。

本発明の詳細な説明で述べた如く動作させることによっ
て、極めて良好に半導体レーザー素子を変調させること
ができた。即ちＦＥＴ　（４）に６２ｍＡを流し、たと
えばＴ　Ｔ　Ｌ　（ｔｒａｎｓｉｓｔｏｒｔｒａｎｓｉ
ｓｔｏｒ　ｌｏｇｉｃ）回路の出力信号をパルス反転さ
せて、ＦＥＴ　（５）のゲート７に入力することにより
Ｉｔｈ＝６０ｍＡの半導体レーザー素子を１．８ＧＨｚ
で変調することができた。

又、本発明はＧａＡｗ−ＧａＡＱＡｓ系材料に限らず、
他の半導体材料によっても実現出来ることはいうまでも
ない。

たとえば、次の様な構成によって本発明の半導体発光素
子を実現出来る。

基本的工程は前述の例と同様であるので簡単に主な構成
を説明する。

成長用半導体基板は（１００）面を上面に持つＩｎＰ基
板（Ｓｎドープ、３　ｘ　１９１８／ａ＋？）を用いる
。この上部に第１の半導体層としてｎ型ＩＮＰ層（Ｔｅ
ドープ、ｎｚ３　ｘ　１０１８／ａ＋？）を３μｍの厚
に、第２の半導体層としてｐ型Ｉ　ｎｏ、７３Ｇ８０．
２７Ａ８０．５９Ｐ０．４１層（Ｚｎドープ、Ｐ＝Ｉ　
Ｘ　１０’８／？）を０．２μｍの厚さに、第３の半導
体層としてｐ型ＩｎＰ層（Ｚｎドープ、ｐ”２　Ｘ　１
０１８／ＣＩ＋？）を２μｍの厚さに、第４の半導体層
としてＩｎＰＪＩＷ　（ｐｚ１０１４／ａ＆）を２μｍ
の厚さに、第５の半導体層としてｎ型ＩｎＰ層（Ｓｎド
ープ、ｎ２１　Ｘ　１０”／ｆｆ１）をＱ、２　μｍの
厚さに液相エピタキシャル成長を行なう。

半導体レーザー部の電極取り出し部に２を拡散すること
は前述の例と同様である。

また、レーザー部のｐ型電極はＡｕ−Ｚｎ電極、ｎ側電
極はＡｕ−Ｇｅ電極、ゲート電極はＣｒ−Ａｕによるシ
ョットキー電極、ソースおよびドレインはＡｕ−Ｇｅ電
極を用いる。

この結果、発振波長１．３μｍ、Ｌきい電流１００ｍＡ
の半導体発光素子が実現出来、２ＧＨｚで変調すること
ができた。

実施例２ 第１５図から第１７図は本発明の別な実施例を示す製造
工程図である。この例の平面図は第７図と同様である。

（１００）面を上面に持つｎ型ＧａＡｓ基板（電子濃度
ｎ　ｚ　１０１８／ａＪ）　４１面上にｎ　−Ｇａｏ、
６５Ａ　Ｑ　（１，３５Ａｓ層（ｎ〜１０１８／ａ＋？
、厚さ１．６μｍ）４２、ｎ　−Ｇａ８０ｇ５Ａ　Ｑ　
Ｏ，０５Ａｓｊｌ　（ｎ　〜１０１７／ｄ、厚さ０．１
μｍ）４３、ｐ　　ａａｏ、ｆｉ６ＡＱ　Ｏ，３５Ａｓ
Ｍ（ｐ〜５　Ｘ　１０１８／ａｌ、厚さ２μｍ）４４の
各層を成長させる。第１５はこの状態を示す。

第３の半導体、１１１４４面上に厚さ５０００人のＳｉ
Ｏ２膜をＣＶＤ法で形成する。この５ｉ０２膜を周知の
フォトリソグラフィー技術で１ｌｌｌＴ５μｍのストラ
イプ状に食刻する。この５ｉ０２膜をマスクとして半導
体層４２，４３．４４を食刻液りん酸、過酸化水素、水
の混合液で食刻する。

再度液相エピタキシャル法に依って第４の半導体層４５
として厚さ２．５μｍのｐＧａｏ、ｅＡ　Ｑ　Ｏ，４Ａ
８層（正孔濃度ｐ〜１０１４／ｄ）および第５の半導体
Ｊ１４６として厚さ０．３μｍのｎ−ＧａＡｓ層（ｎ　
〜Ｉ　Ｘ　１０１７／ｃＪ）を成長させる。

実施例１と同様にパッシベーション膜としてＳｉＯ２膜
５３、電極４７，４８，４９、および５０、および電極
４９と電極５０の短絡部５２等を形成する。材料も前述
のもので良い。

更に半導体基板４１の裏面にｎ側電極５１を形成し、最
後にレーザー光の進行方向と垂直な面で結晶を骨間し光
共振器を構成する。レーザー長は３００μｍとした。

こうして半導体発光素子が完成する。第１７図がこの時
の素子断面図である。

作製したレーザーのしきい電流値は１０−３０ｍＡで、
ゲート電圧をＯ〜−〇、６Ｖの範囲で変化することによ
り、出力を３ｒｎＷ〜ＯｍＷの範囲で変化させることが
出来た。

また第１８図や、第１９図に示す等価回路の半４体発光
素子もこれまでの例と同様の趣旨を達成出来るものであ
る。第１９図は、半導体レーザー素子（１）に対し、２
個のＦＥＴ　（１６，１７）が並列に集積化して設けら
れている。抵抗１４を介して２個のＦＥＴのドレイン電
極に電圧をかける。ＦＥＴ（１６）に直流バイアスを加
え電流値が半導体レーザー（１）の発振しきい値よりわ
ずかに下まわる様に調節する。ＦＥＴ（１７）のゲート
に負のパルス信号を入れることにより、ＦＥＴ（１７）
が高抵抗となり半導体レーザー側の電流が増加し、レー
ザー発振がおこる。第２０図はこの例の平面図である。

１２１．ｉｚｓはドレイン電極、１２２，１２６はゲー
ト電極、１２３゜１２７はソース電極、１２４，１２８
は半導体レーザー素子のｐ（ＩＩ電極１２９と接続する
配線である。１２９は抵抗を介して電源を接続される。

１３０はＦＥＴのソース電極を短絡して接地するための
配線である。

【図面の簡単な説明】

第１図、第２図は半導体レーザーとＦＥＴを集積化した
複合素子の等価回路を示す図、第３図。 第４図はレーザー・ダイオード電流に対する光出力の特
性とＦＥＴの電流値との関係を説明する図、第５図は本
発明の半導体発光素子の等価回路を示す図、第６図は本
発明の半導体発光素子のレーザー素子の電流−光出力特
性とＦＥＴの電流値との関係を説明する図、第７図、第
８図は各々本発明の半導体発光素子の平面図および断面
図、第９図より第１４図までは本発明の半導体発光素子
の製造工程を示す素子断面図、第１５図より第１７図ま
では本発明の別な実施例の製造工程を示す素子断面図、
第２０図は素子平面図、第１８図、第１９図は本発明の
別な実施例の素子の等価回路を示す図である。 １・・・半導体レーザー素子、２，４，５・・・ＦＥＴ
、２１・・・半導体基板、２２，２３，２４，２５゜２
６・・・半導体層、３２・・・Ｚｎ拡散領域、３５・・
・ドレイン電極、３６・・・ソース電極、３７・・・ゲ
ート電極、４０・・・ｎ側電極。 第　１　別　　　　吊　２メ ｂ　　　　　　　　　　　も ＃、３　図　　　　華ＬＡ　ス Ｌ−サ゛′タ゛イオード４式洸　　　　し−ブ°タイオ
ーＦ’ｌ乞つ開Ｌ竿　５　部 下Ｄ ｔ−サ　タ゛イオード４Ｌシ叡− 琴　７　＠ ５４１ｚ　　囲 ’？＝−７５ＴＺＪ 琴　ｌＡ　　ＴＢ ５７’ 竿　ノ？　■ａ 半２０口

Claims (1)

【特許請求の範囲】
1. １、半導体基板と、この半導体基板上に形成された半導
   体レーザー部と、この半導体レーザー部に電流を供給す
   るための一対の第１の電極と、上記半導体レーザー要素
   にレーザー発振しきい値近傍の電流を供給するための第
   １のスイッチ素子と、上記半導体レーザー要素に外部入
   力によりレーザー光の変調を行うための信号を供給する
   第２のスイッチ素子と、これらのスイッチ素子を動作さ
   せるための複数の第２の電極とを有し、上記第１の電極
   と上記第２の電極はほぼ同一面内に存在することを特徴
   とする半導体発光素子。