JPS63302542A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63302542A
JPS63302542A JP13836687A JP13836687A JPS63302542A JP S63302542 A JPS63302542 A JP S63302542A JP 13836687 A JP13836687 A JP 13836687A JP 13836687 A JP13836687 A JP 13836687A JP S63302542 A JPS63302542 A JP S63302542A
Authority
JP
Japan
Prior art keywords
insulating resin
chip
semiconductor device
thin plate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13836687A
Other languages
English (en)
Inventor
Sadasumi Uchiyama
内山 貞住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP13836687A priority Critical patent/JPS63302542A/ja
Publication of JPS63302542A publication Critical patent/JPS63302542A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子(以下ICチップと称する)をイ
ンナーリードポンディングした半導体装置のモールド構
造に関する。
〔従来の技術〕
従来のICチップをインナーリードポンディングした半
導体装置のモールド構造は、第4図に示すごと<、IC
チップ1の能動面5、および側面6をエポキシ、シリコ
ン等の絶縁性樹脂4によりモールドする構造が一般的で
あった。中には、図示しないがICチップの能動面のみ
モールドしたり、またICチップの裏面までモールドす
るものもあった。
(発明が解決しようとする問題点〕 しかし、前述の従来技術では、半導体装置の使用温度変
化、特に半導体装置を、回路基板にリフロー等の方法で
半田付けする際の熱変化により、ICチップをモールド
している絶縁性樹脂の伸縮によってイ/ナーリードポン
ディジグ部が断線したり、ICチップ自体が割れてしま
う等の問題点があった。また、特にICチップの側面を
モールドする場合には、ICチップ面より突出している
リードに絶縁性樹脂の伸縮による応力が直接前わるため
、更にリードの断線が起きやすいという問題点があった
。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは温度変化による絶縁性樹脂の伸縮
、特にICチップから外側にある絶縁性樹脂の伸縮を抑
制し、ICチップ割れや断線のない信頼性の高い半導体
装置のモールド構造を提供するところにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、樹脂等からなる絶縁板の開口部
に突出する導体リードにインナーリードボンディングさ
れる半導体素子の少なくとも能動面および前記開口部周
囲の前記絶縁板が、絶縁性樹脂によりモールドされてな
る半導体装置において、前記間口部より大きい外形をな
しかつ前記絶縁性樹脂よりも低い熱膨張率を存する材質
の薄板を、前記半導体素子の能動面側に前記絶縁性樹脂
をはさみ込むような形で設け、ことに前記薄板は少なく
とも前記半導体素子のポンディング部から前記絶縁性樹
脂の外縁近傍を覆うことを特徴とする。
〔実施例〕
以下、本発明について、実施例に基づき詳細に説明する
。
第1図は本発明の実施例に右ける半導体装置の断面図で
ある。ICチップ1はテープキャリア204体リード3
にインナーリードボンディングされており、更にポンデ
ィング部の保護、ICの耐湿性の向上等の目的からエポ
キシ、シリコン等の絶縁性樹脂4で、その能動面5、お
よび側面6がモールドされている。この場合、絶縁性樹
脂4はその流動性によりテープキャリア2の開口部7の
周囲のポリイミド等からなる絶縁板8もモールドするこ
とになる。一方ICチップ1の能動面5側には、薄板9
が絶縁性樹脂4をはさみ込む形で配置されている。上述
のような構造は、ICチップとその周囲にICチップの
能動面5側より、印刷もしくはディスペンサーによる吐
出により絶縁性樹脂4を塗布し、次いで薄板9を載せ軽
(加圧して絶縁性樹脂4を加熱硬化することにより得ら
れる。ここで用いられる薄板9は、絶縁性樹脂4よりも
熱膨張率の小さい、ガラス、セラミックや金属板等であ
り、金属板の場合は短絡を防ぐため、必要に応じて表面
に絶縁処理を施す、薄板8の厚さは材質により異なるが
、絶縁性樹脂4の温度変化による伸縮で変形、破損しな
い程度の厚さで、通常50〜300μm位とする。また
その大きさは、絶縁板8の開口部7の周囲に広がる絶縁
性樹脂4の面積とほぼ同等とする。
以上のような構造にすると、半導体装置を温度変化の激
しt1環境で使用する場合や、特にそれを他の回路基板
にり7o−等で半田付けする場合、絶縁性樹脂4の伸縮
によ勺応力を生ずるが、従来の構造であればICチップ
1やポンディング部にその応力全部がかかっていたもの
を、薄板9とICチップ1とで絶縁性樹脂4をはさみ込
むことによってこれを分散し、また薄板9を加圧するこ
とによって絶縁性樹脂4を充分に薄くすることが可能で
あるため、応力の絶対量を小さくすることができ、従っ
てチップ割れやポンディングオープンを防ぐことができ
る。更にICチップ1の外側の絶縁性樹脂4の伸縮によ
る応力は、従来構造であれば導体リード3に全てかかり
断線しやすかったものが、これも薄板9に絶縁性樹脂4
が接着することによりその応力が抑制、緩和されてリー
ド断線を防ぐことが可能となる。
i2図は本発明の別の実施例における半導体装置の断面
図である。ここで薄板10は、その中央部に穴11を設
け、ICチップ1のポンディング部から絶縁性樹脂4の
外縁近傍までを覆う形状をしている。こうすることによ
り、特に強度的に弱いポンディング部と導体リード3に
加わる絶縁性樹脂4の応力を抑制して断線を防ぐ七共に
、絶縁性樹脂4が硬化する際に発生するガスを抜は易(
して樹脂内の気泡の発生を防ぎ、より信頼性の高い半導
体装置を提供することができる。尚この場合、薄板の形
伏としては第3図に示すように、薄板12に小孔13を
多数明けたものを用いても同様の効果が得られる。
(発明の効果〕 以上述べたように本発明によれば、ICチップをモール
ドする絶縁性樹脂の温度変化によ−る伸縮によって生ず
る応力を、その上に設けた薄板で抑制することにより、
チップ割れや、ポンディング部、導体リードの断線を防
ぐことができ、信頼性の高い半導体装置を得ることがで
きる。また薄板の厚みは加わるが、絶縁性樹脂の厚みは
薄(することができ、全体として薄く、厚みバラツキの
少ない半導体装置を得るととも可能である。尚、このモ
ールド構造は特に断線やチップ割れの生じやすい、チッ
プサイズの大きい半導体HFIに対して有効である。
【図面の簡単な説明】
第1図は本発明の半導体装置の実施例を示す断面図、第
2図は本発明の半導体装置の別の実施例を示す断面図、
第3図は本発明の半導体装置に用いる薄板の別の実施例
を示す平面図、!4図は従来の半導体8171を示す断
面図である。 1・・・ICCチップ 2・・・テープキャリア3・・
・導体リード  4・・・絶縁性樹脂5・・・能動面 
   6・・・側面 7・・・開口部    8・・・絶縁板9.10.12
・・・薄板 11・・・穴     13・・・小孔以  上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上  務 他1名′、:  \

Claims (2)

    【特許請求の範囲】
  1. (1)樹脂等からなる絶縁板の開口部に突出する導体リ
    ードにインナーリードボンディングされる半導体素子の
    少なくとも能動面および前記開口部周囲の前記絶縁板が
    絶縁性樹脂によりモールドされてなる半導体装置におい
    て、前記開口部より大きい外形をなし、かつ前記絶縁性
    樹脂よりも低い熱膨張率を有する材質の薄板を、前記半
    導体素子の能動面側に前記絶縁性樹脂をはさみ込むよう
    な形で設けたことを特徴とする半導体装置。
  2. (2)前記薄板は少なくとも前記半導体素子のボンディ
    ング部から前記絶縁性樹脂の外縁近傍を覆うことを特徴
    とする特許請求の範囲第1項記載の半導体装置。
JP13836687A 1987-06-02 1987-06-02 半導体装置 Pending JPS63302542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13836687A JPS63302542A (ja) 1987-06-02 1987-06-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13836687A JPS63302542A (ja) 1987-06-02 1987-06-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS63302542A true JPS63302542A (ja) 1988-12-09

Family

ID=15220250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13836687A Pending JPS63302542A (ja) 1987-06-02 1987-06-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS63302542A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173764A (en) * 1991-04-08 1992-12-22 Motorola, Inc. Semiconductor device having a particular lid means and encapsulant to reduce die stress

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173764A (en) * 1991-04-08 1992-12-22 Motorola, Inc. Semiconductor device having a particular lid means and encapsulant to reduce die stress

Similar Documents

Publication Publication Date Title
JP2570917B2 (ja) 支持体から離脱可能なリードを有する半導体パッケージ
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
KR960016239B1 (ko) 반도체장치
US5590462A (en) Process for dissipating heat from a semiconductor package
US5767447A (en) Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
KR100451924B1 (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
JPS6324647A (ja) 半導体パッケ−ジ
KR950004467A (ko) 반도체장치 및 그 제조방법
JP4545917B2 (ja) 電子回路モジュールの薄型相互接続構造及び接続方法
KR930024140A (ko) 반도체장치 및 그 제조방법
JP2003526208A (ja) 射出成形技術を用いて電子部品をパッケージングするデバイス
JPH04306865A (ja) 半導体装置及びその製造方法
JPH01117049A (ja) 集積回路素子冷却装置
US5982026A (en) Inexpensive resin molded semiconductor device
JPH03136334A (ja) 半導体集積回路上の外部電極構造
JPH1126634A (ja) 半導体装置
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JPS63302543A (ja) 半導体装置
JPH02105446A (ja) 混成集積回路
JPH1116959A (ja) 半導体装置
JPH0287654A (ja) 表面実装型半導体装置
JPS62202544A (ja) 半導体装置
JPH04162454A (ja) 混成集積回路装置
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置