JPS63314958A - カラ−画像入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、カラー画像を３原色に分解して読み取り、そ
れぞれの色のカラーバランス補正を行なうことのできる
カラー画像入力装置に関する。

（従来技術） カラー画像入力装置は、光電変換素子とフィルタを用い
て、カラー画像を光の３原色（赤（Ｒ）、緑（Ｇ）及び
青（Ｂ））に分解して読み取る。そして、光電変換素子
の各色のアナログ出力をＡ／Ｄ変換器を用いてディジタ
ル値に変換し、次にシェーディング補正とガンマ補正を
行った後、所定の方式で２値化する。こうして読み取ら
れたカラー画像のデータ出力装置（例えば、プリンタや
ＣＲＴ）に送られる。

一般に、カラー画像人力装置では、原稿の走査に用いる
光源（例えば、蛍光灯）の分光分布特性は、光の３原色
Ｒ，Ｇ、Ｂの各波長における光強度のバランスが同じで
はない。又、Ｒ，Ｇ、Ｈのフィルタ（例えば、光電変換
素子である１次元ＣＣＤセンサ面上に蒸着する）はＲ，
Ｇ、Ｂそれぞれについて、感度が同じではない。このた
め、ある一定の（１３変を持つ白色パターンを読み取っ
ても、Ｒ，Ｇ、Ｈの各信号出力は一様でなく、例えば、
Ｒ：Ｇ：Ｂ＝５・４３の比率となる。このため、カラー
バランスの補正を行なう必要がある。

従来は、シェーディング補正回路を用いて、以上の信号
出力の違いを画素のばらつきとして、カラーバランス補
正を行なっていた。この場合、ＲｌＧ、Ｈの順に順次入
力される光電変換素子の１ビツトのデータごとに補正を
行なう方式や、３原色Ｒ１０，１３ごとにシェーディン
グ補正回路を設ける方式か一般的である。

（発明が解決しようとする問題点） ひとつのシェーディング補正回路を用いて、カラーバラ
ンスの補正を行なう方式では、シェーディング補正の範
囲を最大信号出力に対して、約３０〜４０％ぐらいの信
号出力まで補正できるようにする必要があるので、シェ
ーディング補正されたデータの信頼性が著しく低下する
。特にＢ信号はＲ，Ｇ信号よりも、極端に光電変換信号
出力が小さく、Ａ／Ｄ変換した際、Ｒ，Ｇ信号よりもダ
イナミックレンジが狭く信頼性に欠ける。従って、少な
くとらＢ信号の信頼性を高める必要がある。

（発明の目的） 本発明の目的は、カラーバランス補正をシェーディング
補正の信頼性を保ちつつ行なえるカラー画像入力装置を
提供することである。

（問題点を解決するための手段） そこで、本発明においては、カラーバランスの補正をシ
ェーディング補正回路で行なわず、光電変換素子の出力
信号をディジタル化するＡ／Ｄ変換において行なう。

即ち、本発明に係るカラー画像入力装置は、原稿のカラ
ー画像をｒ（、Ｇ、Ｂの光の３原色に分解して電気信号
として読み取るリニアイメージセンサ手段と、アナログ
ディジタル変換のリファレンス電圧を設定するリファレ
ンス端子を備え、上記リニアイメージセンサ手段により
光電変換されたアナログ信号をディジタル信号に変換す
るＡ／Ｄ変換手段と、Ｒ，Ｇ、Ｂの３原色のなかで上記
アナログ信号の出力振幅が最も小さい色に対する上記Ａ
／Ｄ変換手段のリファレンス電圧は、他の色に対する上
記Ａ／Ｄ変換手段のリファレンス電圧とは独立して設定
する基準電圧設定手段とを備えたことを特徴とする。

（作用） Ａ／Ｄ変換手段において、リニアイメージセンサ手段の
アナログ信号振幅が最も小さい色に対するリファレンス
電圧を他の色と別に設定することによりカラーバランス
の補正を行なう。

（実施例） 以下、添付の図面を参照して、本発明の詳細な説明する
。

第３図に、カラー画像入力装置の概略図を示す。

原稿面ｌは、蛍光灯などの３波長（Ｒ２Ｏ，Ｂ）の分光
感度を備える光源２によって照射され、反射光は、ロッ
ドレンズアレイ３によって、ＣＣＤセンサ４の受光面に
結像する。光源２、ロッドレンズアレイ３、ＣＣＤセン
サ４を含めた光学系は、矢印４０の方向に原稿面１を走
査し、ＣＣＤセンサ４によってライン状に結像された原
稿の光情報の光電変換を行なう。なお、原稿台の一端に
、ある基準濃度（本実施例では白色）を持つ基準パター
ン板！ａを設け、シェーディング補正とカラーバランス
補正に用いる。

第４図に、ＣＣＤセンサ４として用いられる密着型ライ
ンＣＯＤセンサの概略図を示す。図に示す通り、ＣＯＤ
センサチップ４　ａ、　４　ｂ、　４　ｃ、　４　ｄは
千鳥状に配列されている。各チップ４ａ〜４ｄは２５９
２個の有効読取画素数を持ち、Ａ４原稿を１６本／ｍｍ
の解像度で読み取ることができる。各チップにおける各
画素は、部分拡大図に示すように、主走査方向に対して
３分割されていて、それぞれＲｌＧ、Ｈの３原色のフィ
ルタが蒸着されている。チップ４　ａ、　４　ｃとチッ
プ４ｂ、４ｄの間には、４画素分のピッチＡ（４Ａ）に
相当する間隔が空けられている。

第５図にＣＯＤセンサチップ４ａ〜４ｄのデバイスブロ
ック図を示す。ＣＯＤセンサチップ４ａ〜４ｄは、それ
ぞれ、７藺のラインシフトゲートＬＳ１〜ＬＳ、を備え
ていて、７ラインのデータを記憶できる。ラインシフト
ゲートＬＳ、、ＬＳ、、ＬＳ３、ＬＳ、、ＬＳ５．ＬＳ
ｅ、ＬＳ？にそれぞれ印加されるパルス　φＶ１．φ■
２．φ■３．φｖ４．φ■５．φＶ８゜φＶ７のタイミ
ングにより、ＣＣＤチップ４　ａ、　４　ｃの信号出力
Ｏ８を４画素分の走査時間遅延させることで、同一ライ
ンの原稿情報を得る。

第６図に、カラー画像入力装置の機能ブロックの構成を
示す。ＣＣＤセンサ４によって光電変換された原稿ｌの
色情報は、まずアナログ処理部５で波形整形及び信号増
幅ののち、８ビツトのディジタルデータに変換される。

次に、このディジタルデータは、シェーディング補正部
６で、シェーディング補正及びγ補正が施され、マスキ
ング処理部７に伝達される。マスキング処理部７では、
Ｒ，Ｇ、Ｈの画像データをＣ，Ｍ、Ｙの印字データに変
換し、電気変倍部８で、印字データの画素密度の拡大、
縮小を決定する。そして、中間調処理部９で、ディザ処
理が施され、出力バッファ１０に１ラインごとに格納さ
れる。出力バッファ１ｏは、ｌライン単位でビデオデー
タをプリンタ等の外部装置に出力する。

また、シェーディング補正部６からのディジタル画像デ
ータはラインＲＡＭＩＩに格納され、それを中継して、
ＣＰＵ１２がデータを管理、制御している。ｃｐｕｌ　
２は後に説明するように、ラインＲＡＭＩＩの内容から
カラーバランスの設定を行なうだけでなく、コンピュー
タ等の外部ホスト（図示せず）からの命令を受は付け、
変倍率及び画像エリアの設定を行ない、それぞれをアナ
ログ処理部５、電気変倍部８、出力バッファＩＯに指令
する。

第７図に、ＣＣＤセンサチップ４ａ〜４ｄによって光電
変換された画像データ出力ｏｓ、、ｏｓ、、。

Ｓ、、ＯＳ、の駆動タイミングを示す。各出力ＯＳ　Ｉ
。

ＯＳ、、Ｏ８３，ＯＳ、は、パルスＳ　Ｈ４，Ｓ　Ｈｔ
、Ｓ　Ｈ３゜５ｌ−１４によって有効信号出力の期間が
互いに重複しないように駆動されている。各チップでは
、パルスＳ　ＩＩ８．Ｓ　Ｈｔ、Ｓ　Ｈｓ、Ｓ　Ｈ４が
入力されると、まず黒レベルの信号電圧（斜線部）、次
いで有効信号となる信号出力（白部）を出力することに
なる。

第８図は、各ＣＯＤセンサチップ４ａ〜４ｄからの画像
信号出力ＯＳ　Ｉ、　ＯＳ　ｔ　、　ＯＳ　ｓ　、　Ｏ
Ｓ　４がディジタル信号ＤＳに変換される過程を示すブ
ロック図である。各出力ｏｓ＋、ｏｓｔ、ｏｓ３．ｏｓ
４は、第７図で示されたタイミングで、アナログスイッ
チ１３によって切り換えられ、■ラインの信号出力Ｏ８
となる。出力ｏｓ、、ｏｓｔ、ｏｓ３．ｏｓ、は、第５
図に示されたパルスＲＳに同期して出力されていて、出
力Ｏ８は第９図に示すような波形となる。即ち、出力Ｏ
８はＲ，Ｇ、Ｂの各アナログ信号出力のシリアルな列と
なっている。又、それぞれの出力はリセットノイズを含
んでいる。第８図の波形整形回路１４は上記リセットノ
イズを除去する働きかあり、第９図に示すような波形の
信号出力ＡＳを出力する。信号出力ＡＳは約６ｖのオフ
セット電圧を持ち、光強度に応じて負の方向に信号を出
力する。ところで、ＣＣＤセンサ４の飽和出力は、第１
０図に示すように、Ｒ，Ｇ、Ｂ各信号ともに約ＩＶであ
る。このため、信号出力ＡＳと黒レベルホールド回路１
５に保持された黒レベル出力との差動増幅を行ない、出
力ＡＳ’　に変換している。ここでは、Ａ／Ｄ変換器１
７のダイナミックレンジを考慮して、約２．５Ｖ以内に
信号増幅を行なっている。

第１０図では、クロック５−ＣＫによって信号ＡＳ′が
、Ａ／Ｄ変換器１７を通して、ディジタル信号ＤＳに変
換される様子を示している。Ａ／Ｄ変換器１７は、クロ
ック５−ＣＫの“Ｈ’で入力データをサンプリングして
、“Ｌ”でホールドして、８ピツトのディジタル信号Ｄ
Ｓに変換する。

第１１図にシェーディング補正部６のブロック図を示す
。シェーディング補正は次の方法がよく用いられる。

まず、画像入力装置の光学系に、ある基準濃度（例えば
白色）を持つ基準パターン板１ａを走査させ、その結果
得られた信号データをシェーディングデータとして、Ｒ
Ａ　Ｍに格納する。そして、別の原稿を走査する際、ラ
インごとに走査して得られた画像信号と同期して、ＲＡ
Ｍ内のシェープインクデータを読み出し、予め、シェー
ディング補正のためのテーブルを格納しているＲＯＭを
、シエ−ディングデータと画像信号データとをアドレス
として、テーブル索引することで、データの補正を行な
う。以下、第１１図について説明する。

クロックＣＫ−Ｂはディジタル画像信号ＤＳに同期して
いるドツト周期を持ったクロックである。

基準パターンを走査したとき、第２ラッチ回路１９は動
作ビ、クロックＣＫ−Ｂによってカウンタ回路２３はア
ドレスを発生し、第２ラッチ回路１９にラッチされたシ
ェーディングデータをＲＡ　Ｍ２１に格納する。ＲＡＭ
２１は主走査１ライン分の８ビツトデータを格納できる
容量を持つ。原稿を走査するときは、読み出しのモード
に切り換え、′第２ラッチ回路１９は動作しない。そし
て、信号ＤＳは第１ラッチ回路１８を通してＲＯＭ２２
にアドレスとして入力される。一方、ＲＡＭ２１から読
み出されたシェーディングデータは、信号ＤＳとの同期
をとるために第３ラッチ回路２０を通して、ＲＯＭ２２
に入力される。ＲＯＭ２２はあらかじめシェーディング
補正のデータをもつテーブルを格納しており、信号ＤＳ
とシェーディングデータとをアドレスとして索引を行な
い、次段の処理部７へ画像データを出力する。

しかし、カラー原稿を読み取る場合、上記のシェーディ
ング補正方法では、同時にカラーバランスの補正を行な
うと、前述したように、補正された信号の信頼性が低下
したり、シェーディング補正部６のＲＯＭ２２のテーブ
ル容量が大きくなるといった欠点がある。

Ａ／Ｄ変換のリファレンス電圧をＲ，Ｇ、Ｂの各色の読
取において同一として均一な濃度の白色パターンを読む
とき、Ｒの読取値が最大であり、Ｂの読取値が最小であ
る。最小信号出力であるＢのＡ／Ｄ変換のリファレンス
電圧を大きく設定すると、カラーバランスが改善され、
シェーディング補正の信頼性が高まる。そこで本装置に
おいては、カラーバランスの補正は、アナログ処理部５
におけるＡ／Ｄ変換のリファレンス電圧をＲ，ＧとＢと
二つに分け、それぞれ独立に設定することにより行なう
。

１個のＡ／Ｄ変換器を用い、そのリファレンス電圧がＲ
，ＧとＢそれぞれについて独立に設定された時、クロッ
クを用いて、Ａ／Ｄ変換器に対してＲ，Ｇ、Ｂ各信号の
切り換えを制御してやる必要がある。しかし、実際には
Ａ／Ｄ変換器の応答速度の問題等があり、高速化が困難
である。そのため、Ａ／Ｄ変換器は、Ｒ，Ｇ、Ｂそれぞ
れの信号を応答が高速となるよう独立に変換するため、
２個以上、好ましくは３個あるのがよい。本実施例の第
２図では、Ｒ、Ｇ’　、　Ｂの各色ごとにＡ／Ｄ変換器
を用いる。そして、均一な濃度の白色パターンをカラー
画像入力装置に読み取らせたときに、Ｒ２ＯとＢのそれ
ぞれについてイメージセンサが光電変換を行なった信号
の各Ａ／Ｄ変換器による出力が同じになるように、Ａ／
Ｄ変換器の基準電圧を設定する。

又、上記ＲＯＭの容儀不足の問題は、シェーディング補
正回路をＲ，Ｇ、Ｂの各信号出力に対してパラレルに１
ブロツクずつ設定することで解決する。

第２図に、以上の問題を解決するためのアナログ処理部
５の一部とシェーディング補正部６のブロック図を示し
、以下に説明する。又、第１２図に、この回路のタイミ
ングチャートを示す。

波形整形されｒこアナログ画像信号ＡＳ（第８図、第１
０図参照）は、可変抵抗３１によって調節された黒レベ
ル出力と、オペアンプ２４によって、抵抗３０ａ、３０
ｂの比によって決まる増幅率に差動増幅され、Ｒ，Ｇ、
Ｂの３色にそれぞれ対応するＡ／Ｄ変換器２５ａ、２５
ｂ、２５ｃに入力される。

各Ａ／Ｄ変換器２５ａ〜２５ｃは、それぞれ、画像信号
周波数と一致した周期のクロック５−ＣＫを、３分周回
路２８によって３分周した後、シフトレジスト回路２９
によってシフトされて発生するクロック５−ＣＫ、、５
−ＣＫ２，５−ＣＫ３に従って、Ｒ，Ｇ、Ｂの各アナロ
グ画像信号をディジタル信号ＤＳ−Ｒ，ＤＳ−Ｇ、ＤＳ
−Ｂに変換する。クロック５−ＣＫ、、５−ＣＫ、、５
−ＣＫ３の立ち上がりはそれぞれ、Ｒ，Ｇ、Ｈのアナロ
グ信号の安定期間と一致しており、Ａ／Ｄ変換器２５ａ
〜２５ｃは、それぞれ、人力ＣＬＫの立ち上がりからｔ
ｓ（セットリングタイム）だけ遅延してデータを確定す
る（第１２図参照）。Ｒ，Ｇ、Ｈの各ディジタル信号Ｄ
Ｓ−Ｒ，ＤＳ−Ｇ、ＤＳ−Ｂは、クロックＧＫ−Ａによ
って、ラッチ回路２６ａ、２６ｂ、２６ｃにおいて、同
期をとっている。そして、信号Ｄｓ−Ｒ１ＤＳ−Ｇ、Ｄ
Ｓ−Ｂは、第１１図に示したのと同様のシェーディング
補正回路２７ａ、２７ｂ、２７ｃによって、補正される
。ただし、第１１図におけるカウンタ回路２３は、各シ
ェーディング補正回路２７ａ、２７ｂ、２７ｃともに共
通に用いている。

Ａ／Ｄ変換器２５ａ〜２５Ｃは、ＶＲＥＦ（−）〜ＶＲ
ＥＦ（＋）のアナログ入力値を８ピツトのディジタル信
号に変換している。アナログ画像信号ＡＳ′は、原稿が
黒のとき、０■であるため、Ａ／Ｄ変換器２５ａ〜２５
ｃのリファレンス電圧の下限（ＶＲＥＦ（−））は、Ｇ
ＮＤに固定されており、上限（ＶＲＥＦ（＋））はそれ
ぞれ独立して設定可能であり、このＶＲＥＦ（＋）によ
って、カラーバランスの補正を行なっている。

第１図は、本発明に係るリファレンス電圧を設定するた
めの回路のブロック図である。

本発明の主要な構成は、第１図に示すように、ディジタ
ル信号ＤＳ−Ｒ，ＤＳ−Ｇ、ＤＳ−Ｂは、データセレク
タ回路３４を介してラインＲＡＭｌ１に入力され、デー
タセレクタ回路３４は、デコーダ３７を介してＣＰＵ１
２に接続されている。

また、ラインＲＡＭＩＩはアドレスセレクタ３５を介し
てＣＰＵ１２に接続されている。ＣＰＵＩ２とラインＲ
ＡＭＩＩはバッファ回路３６を介して接続されている。

また、ＣＰＵ１２はクロックＳ　Ｈ、との同期をとるた
めのフリップフロップを介してアドレスセレクタ３５に
接続され、クロックＣＫ−Ａとの同期をとりつつライン
ＲＡ〜ｉｌｌに接続されている。更に、ＣＰｔＪ　１２
はＤ／Ａ変換器３２ａ、３２ｂに接続され、基準電圧発
生回路３３はＤ／Ａ変換器３２ａ、３２ｂに接続されて
いる。

以下に、第１図の機能の説明を行なう。ＣＰＵ１２は、
Ｌ　−ＲＡＭ−ＷＲ倍信号５ｅｌｅｃｔ　Ａ、５ｅｌｅ
ｃｔ　Ｂ信号によって、ラインＲＡＭｌ１に基賭パター
ン板１ａで得られるＲ、Ｇ、Ｂの画像データを１ライン
分、それぞれリード及びライトする。

例として、Ｒ（又はＧ）の場合、白色の基準パターンデ
ータを１ライン分、ＲＡＭＩＩに一旦格納し、これを読
み出して、データ中の最大値（ｘ）を検出して、以下に
述べる内部演算を行ない、リファレンス電圧として６ビ
ツトの数値ＲＲＥ　Ｆ　ｏ−５（Ｇ−ＲＥ　Ｆ　０−５
）を求めて、これを対応するＤ／Ａ変換器３２ａに出力
する。基準電圧発生回路３３より一定の基準電圧ＶＲＥ
Ｆが各Ｄ／Ａ変換器３２ａ、３２ｂに常時入力されてお
り、本来ならば、白色の基準パターンに対応するデータ
Ｒ（又はＧ）の最大値（ｘ）は上記基準電圧ＶＲＥＦに
対応する最大値６４に一致するはずであるが、前述した
ように、通常は一致しない。そこで、Ｒ（又はＧ）用の
リファレンス電圧Ｒ−ＶＲＥＦ（＝Ｇ−ＶＲＥＦ）を、
ＶＲＥＦＸｘ／６４なる演算によって求め、リファレン
ス電圧Ｒ−ＶＲＥＦ’（＝Ｇ−ＶＲＥＦ）をＲ（Ｇ）用
のＡ／Ｄ変換器２５ａ（２５ｂ）のＶＲＥＰ（＋）端子
に出力する。即ち、カラー画像入力装置は、走査直前に
濃度が均一な基準パターンｌａを照射し、光電変換を行
なう。この時、ＣＰＵ　１２はリファレンス電圧ＲＲＥ
　Ｆ　ｏ−５（Ｇ　　ＲＥ　Ｆ　ｏ−ｓ）、　Ｂ　　Ｒ
Ｅ　Ｆ　Ｏ−５を”３ＦＨ’（＝６３）に設定している
。即ち、各Ａ／Ｄ変換器２５ａ〜２５ＣのＶＲＥＦ（＋
）はそれぞれ基準電圧発生回路３３の出力ＶｎＥＦにな
っている。そして、ＣＰＵ１２はＲデータを１ライン分
、メモリに格納するために、Ｌ−ＲＡＭ−ＷＲ＝“Ｌ”
、　５ｅｌｅｃｔ　Ａ＝“Ｌ”、５ｅｌｅｃｔ　Ｂ−“
し”にする。この時、データセレクタ回路３４はデコー
ダの出力信号により出力ＤＳ−Ｒ（ＤＳ−Ｇ）を選択し
、アドレス・セレクタ３５はアドレスＡ　Ｂ　ｏ　−＋
　１を選択する。アドレスＡ　Ｂ　ｏ　−３ｌは第１１
図のシェーディング補正回路におけるカウンタ回路２３
より発生されたアドレスであり、出力ＤＳ−Ｒ（ＤＳ−
Ｇ）と同期している。以上のようにしてラインＲＡＭＩ
Ｉは出力ＤＳ−Ｒ（ＤＳ−Ｇ）を１ライン分記憶する。

そして、Ｌ−ＲＡ：Ｖｌ−ＷＲ＝”Ｈ”、　５ｅｌｅｃ
ｔ　Ａ＝“Ｈ”、　Ｓ　ｅｌｅｃｔＢ−“１−１”とす
ると、ラインＲＡ〜１１１からデータを読み出す。この
時、アドレスセレクタ３５は、ＣＰＵＩ２から出力され
たアドレスＡ　Ａ　Ｏ−１１を選択する。読み出された
データは、バッファ回路３６を経由してＣＰＵ１２内に
格納される。ＣＰＵ１２は、ｌライン分の最も高い値の
データよりリファレンス電圧Ｒ−ＲＥ　Ｆ　、５（Ｇ　
−ＲＥ　Ｆ　０−５）を決定する。こうして、リファレ
ンス電圧Ｒ−ＶＲＥＦ（＝Ｇ−ＶＲＥＦ）はＤ／Ａ変換
器３２ａによって確定され、Ａ／Ｄ変換器２５ａ（２５
ｂ）によって適切な値ＤＳ−Ｒ（ＤＳ−Ｇ）が出力され
る。そして、Ｂについても、同様にしてＣＰＵ１２がリ
ファレンス電圧Ｂ　−ＲＥ　Ｆ　Ｏ−５を決定し、Ａ／
Ｄ変換器２５ｃにフィードバックする。

以上のようにして、出力ＤＳ−Ｒ，ＤＳ−Ｇ、ＤＳ−Ｂ
は、それぞれ、リファレンス電圧Ｒ−ＶＲＥＦ（＝Ｇ−
ＶＲＥＦ）、Ｂ−ＶＲＥＦｔ７）値によってカラーバラ
ンスの補正が行なわれる。

第１３図は、ｃｐｕｌ　２がリファレンス電圧Ｒ−ＶＲ
ＥＦ、Ｂ−ＶＲＥＦを決定する７Ｃ７−チャートを示す
。ステップ＃１で、Ｒ，Ｇの処理がまた終わってなけれ
ば（ＮＯ）、ステップ＃２においてＤ　／　Ａ変換器３
２ａを選択する。ついで、ステップ＃３で、リファレン
ス電圧Ｒ−ＶＲＥＦを最大値とする。次に、ステップ＃
４で、均一な濃度の白色パターンｌａを読み取り、対象
色Ｒに関するデータをラインＲＡＭＩＩに書き込む。そ
して、ステップ＃５で、ラインＲＡＭＩＩ内の最大値を
読み取る。ステップ＃６では、ステップ＃５で読み取っ
た最大値がフルスケールとなるリファレンス電圧Ｒ−Ｖ
ＲＥＦ（＝Ｇ−ＶＲＥＦ）を算出する。

そして、ステップ＃７でリファレンス電圧Ｒ−ＶＲＥＦ
（＝Ｇ−ＶＲＥＦ）を出力して、ステップ＃１に戻る。

ステップ＃ｌにおいて、Ｒ，Ｇの処理が終わっていれば
（ＹＥＳ）、ステップ＃８にうつる。ステップ＃８にお
いて、Ｂの処理が終わってなければ（ＮＯ）、ステップ
＃９でＤ／Ａ変換器３２ｂを選択して、ステップ＃３に
移り、以下同様に処理を行なう。

ステップ＃８でＢの処理が終わっていれば（ＹＥＳ）、
Ｒ，Ｇ、Ｂすべてについて、処理か終わつたので、リフ
ァレンス電圧の設定を終わる。

又、Ａ／Ｄ変換器２５ａ、２５ｂをひとつのＡ／Ｄ変換
器に代用させ、そのサンプリングクロックは５−ＧＫ、
及び５−ＣＫ、のＯＲをとったクロック、即ち、Ｒ信号
、Ｇ信号をサンプリング可能なタイミングのクロックを
入力してもよい。その時は、ＣＰＵのＶＲＥＦ値設定時
間ら短縮化され、Ａ／Ｄ変換器は少ない個数でよい（第
１４図参照）。

（発明の効果） リニアイメージセンサ手段の信号振幅の最も小さい色の
アナログ出力信号のＡ／Ｄ変換において、独自のリファ
レンス電圧を設定できるようにすることで、該色信号の
シェーディング補正の範囲は池の色の信号と同じ程度に
少なくなり、従来の白黒原稿を読み取る場合と同じです
むので、ＲＯＭのテーブル容量は増加させずにすむ。又
、ＲＯＭのテーブル容重を増加させずにＡ／Ｄ変換にお
ける信頼性を高めることができ、光信号全体の信頼性も
上がるのでコストダウンも図れる。

【図面の簡単な説明】

第１図は、リファレンス電圧を設定するためのブロック
図である。 第２図は、カラー画像入力装置におけるＡ／Ｄ変換とシ
ェーディング補正を行なう回路のブロック図である。 第３図は、カラー画像入力装置の概略図である。 第４図は、密着型ラインＣＣＤセンサの概略図である。 第５図は、ＣＣＤセンサチップのデバイスブロック図で
ある。 第６図は、カラー画像入力装置のブロック図である。 第７図は、ＣＣＤセンサのアナログ信号をディンタル信
号に変換するアナログ処理部のブロック図である。 第８図は、ＣＣＤセンサの画像信号の駆動タイミングを
しめずタイミングチャートである。 第９図は、第６図の波形整形回路の人力と出力の波形図
である。 第１Ｏ図は、第２図の回路におけるアナログ信号、その
変換されたディジタル信号、及びクロック信号のタイミ
ングチャートである。 第１１図は、シェーディング補正回路のブロック図であ
る。 第１２図は、Ａ／Ｄ変換回路のタイミングチャートであ
る。 第１３図は、第１図においてリファレンス電圧を設定す
るためのフローチャートである。 第１４図は、カラー画像入力装置におけるＡ／Ｄ変換と
シェーディング補正を行なう回路の別のブロック図であ
る。 ｌ・・原稿面、ｌａ・・白色基準板、２・・・光源、３
・・・ロッドレンズアレイ、４・・・ＣＯＤセンサチッ
プ、２５ａ、２５ｂ、２５ｃｍＡ／Ｄ変換器、３２ａ、
３２ｂ・・・Ｄ／Ａ変換器、３３・・・基準電圧発生回
路、Ｒ−ＲＥＦ（Ｇ−ＲＥＰ）・・・ＲとＧ信号用のリ
ファレンス電圧のディジタル値、Ｂ−ＲＥＦ・・・Ｂ信
号用のリファレンス電圧のディジタル値。 第９図 ＩＲＩ　　　　　　＋Ｇｌ　　　　　ｔｅｌ　　　　　
　ＩＲＩ　　　　　　ＩＧ＋　　　　　　１８１菟１０
図 Ｉ ＤＳ　　　　　　　　Ｒ’ＧＢＲＧ８ＲＧ箪１１図 ２７ａ、２７ｂ、　２７ｃ 璽１２図 Ｋ−ｅ 箪１３図

Claims (1)

【特許請求の範囲】
1. （１）原稿のカラー画像をＲ、Ｇ、Ｂの光の３原色に分
   解して電気信号として読み取るリニアイメージセンサ手
   段と、 アナログディジタル変換のリファレンス電圧を設定する
   リファレンス端子を備え、上記リニアイメージセンサ手
   段により光電変換されたアナログ信号をディジタル信号
   に変換するＡ／Ｄ変換手段と、 Ｒ、Ｇ、Ｂの３原色のなかで上記アナログ信号の出力振
   幅が最も小さい色に対する上記Ａ／Ｄ変換手段のリファ
   レンス電圧は、他の色に対する上記Ａ／Ｄ変換手段のリ
   ファレンス電圧とは独立して設定する基準電圧設定手段
   とを備えたことを特徴とするカラー画像入力装置。