JPS6331804B2

JPS6331804B2 -

Info

Publication number: JPS6331804B2
Application number: JP53008189A
Authority: JP
Inventors: Yoohan Fuan De Puratsushe Rudeii; Korunerisu Maria Shetsupensu Antoniusu
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1977-01-27
Filing date: 1978-01-27
Publication date: 1988-06-27
Also published as: IT1107006B; NL7700807A; AU510230B2; SE7800813L; FR2379109B1; IT7867137A0; BE863316A; JPS5393353A; DE2801810C2; AU3273478A; CA1111105A; GB1563174A; FR2379109A1; US4185236A; SE429169B; DE2801810A1

Description

【発明の詳細な説明】〔発明の技術の分野〕本発明は、使用される半導体素子の特性の不揃
いによる悪影響がほぼ解消された安定化電流を供
給することができる電流安定化回路に関する。

さらに詳述するに、本発明は、一定比率の電流
を供給するための一対の端子を有する電流ミラー
回路と、安定化された電流を取り出すための第１
点と、前記一対の端子と第１点との間に介挿さ
れ、かつ前記電流ミラー回路によつて一定比率の
電流が流される第１および第２電流回路と、第１
電流回路に主電流通路が順方向に介挿されると共
に第１および第２電極を有し、かつこれら電極の
うちの少なくとも第１電極が主電流通路上に位置
し、この主電流通路に流れる電流が第１，第２電
極間の電圧の関数となる第１半導体素子と、この
第１半導体素子とほぼ同一の構成を有すると共に
この第１半導体素子と同一基板上に形成され、か
つ主電流通路が第２電流回路に順方向に介挿され
た第２半導体素子と、第２点と前記第１点との間
に第１半導体素子の第２電極および第１電極を介
して形成される第３回路と、第３点と前記第１点
との間に第２半導体素子の第２電極および第１電
極を介して形成される第４回路と、これら第３，
第４回路の各両端間の電圧を等しくさせる回路手
段とを具えた電流安定化回路に関するものであ
る。

上記半導体素子は特に、ダイオードとし、順方
向に応じて第１および第２電極を陽極および陰極
で構成することができ、バイポーラトランジスタ
ではそのベース電極を第２電極とし、そのエミツ
タ電極を第１電極とし、また電界効果トランジス
タではそのゲート電極を第２電極とし、そのソー
ス電極を第１電極とすることができる。

〔従来の技術〕

前述した形式の電流安定化回路は特に、本出願
人の出願に係る特開昭49―121152号公報に記載さ
れている。この電流安定化回路では第３回路およ
び第４回路の両端間の電圧を等電圧に維持するた
め第２点と第３点との間を相互接続している。こ
れらの点はそれぞれ第１および第２半導体素子を
構成する第１および第２トランジスタのベース電
極に各々接続し、上記各半導体素子の主電流通路
を第１および第２電流回路にそれぞれ位置させて
いる。この場合、２個のトランジスタの一方はコ
レクタ―ベース間を相互接続してダイオードとし
て接続することができる。ついで２つの電流回路
の電流の比を、２個の電流回路間に電流ミラー回
路を結合させるか、或いは差動増幅器を用いるこ
とによつて一定に維持することができ、上記差動
増幅器の入力端子には第１および第２電流回路に
含まれる抵抗間に発生する電圧を供給し、また上
記差動増幅器の出力端子は上記抵抗の差動増幅器
の入力端子接続側と反対側の端子に接続する。第
３回路の抵抗は第１半導体素子と第１点との間に
設け、この抵抗には２つの電流のうち小さい方の
電流が流れる。

「IEEE Journal of Solid State Circuits」
（vol.SC―８，No.３ 1973年６月、第222〜226頁）
に記載されている前述した形式の電流安定化回路
では、第３および第４回路の両端間の電圧を等電
圧に維持するため第２および第３点をそれぞれ差
動増幅器の反転および非反転入力端子に接続し、
この差動増幅器の出力端子を第４点に接続してい
る。この第４点は第１および第２電流回路にそれ
ぞれ含まれる抵抗により第２および第３点にそれ
ぞれ接続する。この場合、２つの半導体素子はダ
イオード、またはダイオード接続したトランジス
タとする。上記抵抗の比は第１および第２電流回
路を流れる電流の比を決定する。第３回路には第
１半導体素子と直列に抵抗を設ける。この抵抗に
は２電流のうち小電流の方が流れる。

さらに、電流安定化回路は既に公開されている
オランダ国特許願第7214136号（1974年４月22日
公開）からも既知であり、この場合には第１およ
び第２半導体素子を第１および第２トランジスタ
とし、かつ第２トランジスタのコレクタ回路上の
第２電流回路に抵抗を設けて、前記第３回路を上
記抵抗と第１トランジスタのベース―エミツタ接
合を介して形成すると共に、第４回路を第２トラ
ンジスタのベース―エミツタ接合を介して形成す
る。次いで、第１トランジスタのベースを第２ト
ランジスタのコレクタに接続し、第２トランジス
タのベースを上記抵抗のうちこの第２トランジス
タのコレクタから遠い方の一端に接続する。

前述した形式の電流安定化装置では追加のダイ
オード、或いはダイオード接続したトランジスタ
を第３および第４回路に設けることができ、これ
らの素子の数は両回路に同数設けるものとする。
さらにまた、第３および第４回路には同一の１以
上の抵抗を付加することもできる。

前述した形式の電流安定化回路の動作は、２つ
の電流回路における電流間の比を一定とすること
により、これらの電流の或る特定の大きさ（零以
外の値）に対してのみ安定状態を得ることができ
ると云う事実に基ずいている。第３および第４回
路の両端間の電圧を等電圧に維持するため、これ
らの電流は、第１半導体素子の２つの電極間およ
び第２半導体素子の２つの電極間の各電圧の差を
第３回路に含まれる抵抗間の電圧に等しくする
（或いは、追加の抵抗を２つの回路に設けた場合
には、これら２つの回路の各抵抗間の電圧の差に
等しくする）必要があると云う条件を満足するこ
とになる。

２個のほぼ同一の半導体接合間の電圧差に対
し、これらの半導体接合が集積回路にて実質的に
同一温度で、しかも幾何学構造以外は高度に同一
であるとすれば、斯る電圧差はkT／ｑln ｎi₀₂／i₀₁に
相当することを実証することができ、ここにｋはボ
ルツマン定数、Ｔは絶対温度(K)、ｑは電気素量、
ｎは半導体接合を流れる２電流の比、i₀₁は一方
の半導体接合の逆方向飽和電流、i₀₂は他方の半
導体接合の逆方向飽和電流である。第３回路に含
まれる抵抗の抵抗値をＲとすれば、この抵抗に流
れる電流ＩはＩ＝kT／qRln ｎi₀₂／i₀₁となり、ここに
２つの半導体接合はほぼ同一とするため、i₀₁はほ
ぼi₀₂に等しくなる。

前述した所から明らかなように、第１および第
２電流回路に流れる電流値は温度に比例する。従
つて、第１点における電流も同じ温度依存性を呈
する。

前記特開昭49―121152号公報には、第２半導体
接合と並列に抵抗値が好適な抵抗を追加すること
によつて第１点から温度にほぼ無関係な電流を得
ることができる旨記載されている。これは斯る抵
抗を流れる電流が第２半導体接合間の電圧に比例
し、この半導体接合を経て流れる電流が温度に比
例するからである。このような半導体接合間の電
圧に対し、この電圧が温度に無関係の成分と、負
の一次温度依存性を有する成分とを有しているこ
とを立証することができる。この一次温度成分に
よつて斯る抵抗に発生する電流は２つの電流回路
に流れる電流の正の温度依存性成分を補償し得る
ため、実質上温度に無関係の電流が得られる。

前述した２つの特許出願には斯様な温度に無関
係の電流源の電圧等価性の例についても記載され
ている。この場合、正温度依存性の発生電流が半
導体接合と抵抗との直列回路に流れる。この電流
によつて斯る抵抗間に発生する正の温度依存性を
呈する電圧成分は負の一次温度依存性を呈する半
導体接合間の電圧成分を補償することができる。
上記半導体接合と直列の上記抵抗間の電圧は
Egapにほぼ相当することを立証することができ、
ここにEgapは使用する半導体材料の電導帯と価
電子帯との間のギヤツプである。ところで、等価
電流源における電流はEgap／Ｒにほぼ等しく、
ここでＲは並列抵抗の抵抗値である。前述した文
献「IEEE J.S.S.C」に基ずく回路では、前述し
たような半導体接合と抵抗との直列回路によつて
電流安定化装置の一部を形成し、差動増幅器の出
力端子と第１共通点との間に電圧Egapを発生さ
せている。

電界効果トランジスタを用いる場合にも同様な
関係を得ることができるが、この場合には指数関
数特性の代りに二乗関数特性が有効である。

〔発明が解決しようとする問題点〕

同一処理工程を用いて１個の基板上に集積化し
たバイポーラトランジスタの場合、前述した電流
量i₀₁およびi₀₂の同等性は主としてベース―エミ
ツタ接合の寸法によつて定まる。従来の手法を用
いた場合には１〜２％の誤差が所望電流kT／qRln ｎに対して生ずる。正確な電流または電圧が望
まれる用途にとつてはこのような誤差はあまりに
も大き過ぎる。斯る誤差は抵抗Ｒの抵抗値を調整
することによつて低減させることができるも、こ
のような方法は生産目的には不適である。このこ
とは上述したような用途において、温度に無関係
な電圧または電流を得るために別の抵抗を用いる
場合に一層顕著である。この場合、双方の抵抗が
温度係数および斯る電圧または電流値に影響を及
ぼすため、均一な調整が不可能である。

電界効果トランジスタを用いる場合の誤差は主
として所望なチヤンネル寸法に対する実際のチヤ
ンネル寸法の偏差分によつて定まる。

本発明の目的は、半導体接合のパラメータにお
ける相対的な変動分が安定化電流の値に及ぼす影
響を適切に低減させるようにした上述した種類の
電流安定化回路を提供せんとするにある。

〔問題点を解決するための手段およびその作用〕

本発明によれば、前述した形式の電流安定化回
路にさらに、前記電流ミラー回路に接続されると
共に、前記第１，第２電流回路に流れる電流をほ
ぼ等しい時間が経過する度毎に入れ介える第１ス
イツチング手段と、この第１スイツチング手段と
同期して動作し、第１電流回路の電流に対する第
２電流回路の電流の比が一方の値をとる時に抵抗
手段を前記第１半導体素子に直列に接続する一
方、上記電流の比が他方の値をとる時は前記抵抗
手段を前記第２半導体素子に直列に接続する第２
スイツチング手段とを設けたことを特徴としてい
る。

本発明は、２つの電流をほぼ等しい時間間隔で
入れ換え、かつ上記抵抗手段を切換接続すること
により、２個の半導体素子の機能を連続的に交代
させて、あたかも２個の半導体素子が同一である
かのように定電圧または定電流が得られ、しかも
振幅が２個の半導体素子の不均等性によつて定ま
るリプル電流または電圧を、その振幅が比較的低
いため、例えば回路の内又は外に付加することが
できるRC素子あるいは寄生容量を利用して簡単
にろ波して除去することができると云う認識に基
ずいて成したものである。前述したバイポーラト
ランジスタの場合、一方の切換状態で抵抗Ｒ（抵
抗手段）に流れる電流はkT／qRln ｎi₀₁／i₀₂に等しく
、他の状態ではkT／qRln ｎi₀₂／i₀₁に等しくなる。従つて、平均電流は次式の如く表わされる。

１／２（kT／qRln ｎi₀₁／i₀₂＋kT／qRln ｎi₀₂／i₀₁）＝kT／qRln ｎ従つてこの式からは誤差を発生させる項i₀₁お
よびi₀₂がなくなる。

この点に関し、第３および第４回路に抵抗手段
を交互に設けるには、１個の同一抵抗を切換える
か、または各回路に１個ずつの２つの抵抗を用い
て、その一方の抵抗を交互に動作させることによ
つて行なうことができる。

本発明の好適な実施に当つては、第２スイツチ
ング手段を２個の半導体素子の第１電極間に設け
られる抵抗と、第１点を第１スイツチング手段と
同期させて該抵抗の一端および他端に接続するス
イツチとをもつて構成する。

このようにすれば第２スイツチング手段は第３
および第４回路の外部に設けられ、この手段はこ
れらの回路間の電圧に影響を及ぼさなくなる。従
つて、第２スイツチング手段の抵抗および場合に
よつてはしきい値電圧が２つの電流回路の電流に
は影響を及ぼさないため、この目的に対しては例
えばトランジスタのような簡単なスイツチを選択
することができる。

第３および第４回路の各両端間の電圧を等しく
維持させるための前述した回路手段を第２点と第
３点とを接続する接続線により構成し、これらの
第２および第３点を２個の半導体素子の第２電極
によつて構成し、かつ上記第２点と第３点との接
続線を電流ミラー回路によつて駆動させるように
した電流安定化回路では、前述した第１スイツチ
ング手段を２個の半導体素子を含む前記電流回路
と電流ミラー回路との間に設けられるクロスオー
バスイツチによつて構成し、前記電流回路の電流
をほぼ等しい時間間隔で交代させ、前記第２点と
第３点との接続線を駆動させる回路によつて前記
クロスオーバスイツチをバイパスさせるようにす
るのが好適である。

前記クロスオーバースイツチを電流ミラー回路
と２個の半導体素子との間に設けて、２つの電流
回路間の電圧のみならず、２つの電流回路の電流
比も前記第１スイツチング手段によつて影響され
ないようにする。

本発明の他の好適な実施に当つては、第２およ
び第３点をそれぞれ第１および第２半導体素子の
第２電極によつて構成し、電流ミラー回路を反転
および非反転入力端子並びにこれらの入力端子に
対して非反転関係にある少なくとも１個の出力端
子を有している差動増幅器をもつて構成し、第１
および第２電流回路を前記差動増幅器の出力端子
をその入力端子に接続する抵抗を介して形成し、
前記第１回路と第２回路とにおける電流比が前記
差動増幅器の出力端子と入力端子との間の抵抗の
比によつて定まるように、前記差動増幅器の出力
端子とこの出力端子に対して反転している入力端
子との間の抵抗の抵抗値を、前記差動増幅器の出
力端子とこの出力端子に対して非反転関係にある
入力端子との間の抵抗の抵抗値よりも高くするよ
うにした電流安定化回路において、前記差動増幅
器の入力端子と出力端子との間に設ける抵抗を第
３，第４および第５抵抗によつて構成し、これら
の抵抗のうち第３および第５抵抗はその抵抗値が
ほぼ同じ抵抗とし、これら第３および第５抵抗の
各一端を差動増幅器の２個の入力端子に各々接続
すると共に他端をそれぞれ第４抵抗の両端に接続
し、前記第１スイツチング手段により第４抵抗の
両端部の一方を差動増幅器の出力端子に交互に接
続するようにして、差動増幅器の前記出力端子と
この出力端子に対して反転しているこの増幅器の
入力端子との間の抵抗値が常に前記差動増幅器の
出力端子とこの出力端子に対して非反転関係にあ
る入力端子との間の抵抗値よりも高くなるように
する。

このようにすれば、使用すべきスイツチ、特に
スイツチングトランジスタの数を少なくすること
ができる。安定化のために、差動増幅器の出力端
子に対して反転している入力端子は常に高抵抗値
に接続されるようにする必要がある。これは例え
ば２つの入力端子を第２スイツチング手段と同期
させて交代させることによつて行なうことができ
る。しかし、差動増幅器は一般に反転出力端子を
有しているため、この差動増幅器には非反転入力
端子に対する非反転出力端子および反転出力端子
を設け、第３抵抗の一端を前記反転入力端子に接
続し、第５抵抗の一端を非反転入力端子に接続
し、前記スイツチング手段により交互に閉成する
スイツチを介して前記反転出力端子を前記第３抵
抗の他端に接続すると共に前記非反転出力端子を
第５抵抗の他端に接続するのが好適である。

このようにすれば、追加のスイツチを用いない
でも前述したように安定化の要件は自動的に満足
される。その理由は、一方の出力端子を第４抵抗
の両端の一方に交互に接続する交番スイツチが２
つの出力端子と第４抵抗の両端との間における２
個のオン／オフスイツチと同数のスイツチングト
ランジスタを必要とするからである。

抵抗と直列に接続される半導体素子と並列に多
数の他の半導体素子を接続することにより電流比
を１以外の一定比とし得ることは既知である。本
発明のさらに他の好適な実施に当つては、第１，
第２半導体素子の組合せをほぼ同一特性の（ｎ＋
１）個のトランジスタとし（ただし、ｎは２以上
の整数）、これらトランジスタの各第２電極すな
わち制御電極は相互に結合して前記電流ミラー回
路からの駆動信号によつて駆動されるようにし、
（ｎ＋１）個のほぼ同一抵抗値の抵抗を各々介し
てこれらトランジスタの第１電極すなわち第１電
流通路電極を共通点に接続し、前記第２スイツチ
ング手段を前記第１点を（ｎ＋１）個のトランジ
スタの第１電流通路電極に、各時点においてこれ
ら第１電流通路電極のうちの少なくとも１個が第
１点に接続されるように、順次循環的に接続する
スイツチにより構成し、前記第１のスイツチング
手段を第２スイツチング手段と同期して電流ミラ
ー回路の一対の端子の一方を（ｎ＋１）個のトラ
ンジスタのうちのその時点で第１電流通路電極が
第１点に接続されているトランジスタの第２電流
通路電極に接続し、かつ電流ミラー回路の一対の
端子を他方を（ｎ＋１）個のトランジスタの残り
のトランジスタの第２電流通路電極に接続するス
イツチにより構成し、前記駆動回路により前記第
１スイツチング手段をバイパスさせるようにす
る。

このような回路では（ｎ＋１）個のトランジス
タのベース―エミツタ接合が循環的に置換される
態様にて第３および第４回路に設けられるため、
これらトランジスタ間の相対的な不均等性は平均
化されて除去される。また、第２スイツチング手
段も第３および第４回路の一部を成さず、従つて
第３回路および第４回路の両端間の電圧に影響を
及ぼさない。

本発明の他の好適な実施に当つては、第１およ
び第２半導体素子を第１および第２トランジスタ
とし、これらの制御電極により第２電極を構成す
ると共に、前記トランジスタの各第１電極、すな
わち第１電流通路電極を第１点に接続して成る電
流安定化回路において、第１及び第２トランジス
タの第２電流通路電極をそれぞれ、第１および第
２電流回路に設けられる抵抗値がほぼ等しい第１
および第２抵抗に接続し、第２スイツチング手段
を第１交番スイツチと第２交番スイツチとにより
構成し、第１交番スイツチにより第１トランジス
タの制御電極を第１抵抗のうちの第１トランジス
タの第２電流通路電極側とは反対側の一端と、第
２トランジスタの第２電流通路電極とに交互に接
続し、第２交番スイツチにより第２トランジスタ
の制御電極を第２抵抗の前記第２トランジスタの
第２電流通路電極側とは反対側の一端と、第１ト
ランジスタの第２電流通路電極とに前記第１交番
スイツチとは逆の相関関係で交互に接続する。

上述した形式の電流安定化回路にバイポーラト
ランジスタを用いる場合には、２個のトランジス
タのベース―エミツタ間の電圧の差に相当する電
圧が両端間に現れる抵抗をコレクタ電極側に設け
る。この場合、ある切換状態においては、前記第
３回路は、第１電流回路内の抵抗の第１トランジ
スタから遠い側の端子から、第１トランジスタの
ベース―エミツタ接合を経て前記第１点に至る経
路によつて形成される一方、前記第４回路は、第
１電流回路内の抵抗の第１トランジスタから遠い
側の端子から該抵抗および第２トランジスタのベ
ース―エミツタ接合を順次経て前記第１点に至る
経路によつて形成される。また、他の切換状態で
は必要の変更を加えて、第１および第２トランジ
スタの代りに第２および第１トランジスタでそれ
ぞれ同様な動作が行なわれる。このような電流安
定化回路ではスイツチを第３回路と第４回路とに
設けるが、これらのスイツチは２個のトランジス
タのベース回路に設けられるため、これらスイツ
チには小電流しか流れず、従つてこれらスイツチ
の内部抵抗は他に殆ど影響を及ぼさない。前述し
たようなことはエミツタ、コレクタおよびベース
電極の代りにソース、ドレンおよびゲート電極を
それぞれ有している電界効果トランジスタを用い
る場合にも云えることである。絶縁ゲート電界効
果トランジスタを用いる場合には、第２スイツチ
ング手段には電流は殆ど流れず、ゲート容量に対
する充電および放電電流が流れるだけであり、ス
イツチは第３および第４回路の各両端間の電圧に
は殆ど影響を及ぼさない。

斯る最後に述べた形式の電流安定化回路では、
第１スイツチング手段をクロスオーバスイツチに
よつて形成し、これを２個の抵抗と、上記電流回
路の電流ミラー回路との間に設けて、上記電流回
路の電流を周期的に交代させるようにするのが有
利である。

前記クロスオーバスイツチを電流ミラー回路と
２個の半導体素子との間に設けるため、２つの回
路の各両端間の電圧のみならず、２つの電流回路
の電流比も前記スイツチング手段によつては影響
されなくなる。

本発明のさらに他の好適な実施に当つては、電
流ミラー回路を反転および非反転入力端子と、こ
れらの入力端子に対して非反転の少なくとも１個
の出力端子とを有している差動増幅器をもつて構
成し、前記第１および第２電流回路を、前記差動
増幅器の出力端子を各切換時に入力端子に接続す
る抵抗を介して形成して、前記各電流回路の電流
比を差動増幅器の出力端子と２個の入力端子との
間の抵抗値の比によつて定めるようにするため
に、前記増幅器の出力端子とこの出力端子に対し
て反転している入力端子との間の抵抗値を、前記
出力端子と、この出力端子に対して非反転の入力
端子との間の抵抗値よりも高くした電流安定化回
路において、前記差動増幅器の入力端子と出力端
子との間に設ける前記抵抗を第３，第４および第
５抵抗によつて構成し、これらの抵抗のうち第３
および第５抵抗はその抵抗値がほぼ同一の抵抗と
し、これら第３および第５抵抗の各一端を差動増
幅器の２個の入力端子に各々接続すると共に、他
端を第４抵抗の両端に接続し、前記スイツチング
手段によりその各切換時に第４抵抗の両端部の一
方を差動増幅器の出力端子に交互に接続するよう
にして、差動増幅器の前記出力端子とこの出力端
子に対して反転している入力端子との間の抵抗値
が常に前記差動増幅器の出力端子とこの出力端子
に対して非反転の入力端子との間の抵抗値よりも
高くなるようにする。

上述したようにすれば、スイツチの数、特にス
イツチングトランジスタの数を減らすことができ
る。電流安定化のために、出力に対して反転して
いる入力端子は常に最低抵抗値の抵抗に接続する
必要がある。このようにするために、本発明のさ
らに他の好適な実施に当つては、差動増幅器に非
反転入力端子に対して非反転出力端子および反転
出力端子を設け、第３抵抗の一端を前記反転入力
端子に接続し、第５抵抗の一端を非反転入力端子
に接続し、前記スイツチング手段により交互に閉
成するスイツチを介して前記反転出力端子を前記
第３抵抗の他端に接続するとともに、前記非反転
出力端子を第５抵抗の他端に接続する。

〔実施例〕

図面につき本発明を説明する。

第１図は本発明による電流安定化回路の一例を
示す回路図であり、これは２個のトランジスタ１
９および２０′を有する電流ミラー回路３を具え
ている。上記トランジスタ１９および２０′はそ
れぞれエミツタ抵抗１７および１８を介して、こ
の回路に流す電流を得る点１１９に接続する。上
記両トランジスタのベース電極は相互接続し、ま
たトランジスタ１９のコレクタおよびベースも相
互接続する。

抵抗１７および１８の抵抗値の比をｎ：１と
し、かつトランジスタ１９の有効ベース―エミツ
タ領域をトランジスタ２０′の有効ベース―エミ
ツタ領域よりも好ましくはｎ倍小さくする場合に
は、トランジスタ１９および２０′のコレクタ電
流の比が１：ｎとなる。このような比率関係はト
ランジスタ１９および２０′のエミツタを相互接
続し、かつこれらトランジスタを１個の基板に集
積化する場合にも達成することができるが、この
場合集積化処理の変化により係数ｎが不正確とな
ることがある。抵抗１７および１８の抵抗値は、
例えばこの目的のために選択した非集積化抵抗を
用いる場合には極めて正確な値とすることができ
る。

第１図の回路は他のクロスオーバスイツチ１３
を介してトランジスタ１９および２０′の主電流
通路３０および３１に直列に接続し得る第１およ
び第２電流回路１，２を具えている。クロスオー
バスイツチ１３はクロツク発振器２３の指令下で
切換えることができる。図示のようなスイツチン
グ状態では、電流回路１および２が主電流通路３
０および３１とそれぞれ直列に接続され、他方の
スイツチング状態では電流回路１および２が主電
流通路３１および３０とそれぞれ直列に接続され
る。

電流回路１および２はそれぞれトランジスタ４
および５の主電流通路を具えており、これらトラ
ンジスタのエミツタ電極をそれぞれ抵抗１５およ
び１６を介して電流取出用の第１点１０に接続す
る。トランジスタ４および５のベース電極７およ
び９をそれぞれ点１１および１２に接続する。従
つて、点１１と１０との間および点１２との１０
との間にはそれぞれ第３および第４回路が形成さ
れる。これらの両回路の両端部間の電圧を等しく
維持するために、点１１と１２とを相互接続す
る。これらの相互接続したベース電極を電流ミラ
ー回路３の回路３１から回路２５を経て駆動させ
る。この場合、回路３１から増幅器２４を介して
上記両トランジスタ４および５のベース電極を駆
動させることもできる。第３または第４回路に抵
抗を交互に挿入させるために、抵抗１５および１
６をスイツチによつて分路させる。これらスイツ
チはクロツク発振器２３の指令下で互いに反対の
相関関係で交互に開いたり、閉じたりするスイツ
チとする。これらスイツチおよび前述したスイツ
チ１３は、クロツク発振器２３の出力によつて、
互いに同期しながらデユーテイー比50％で切り換
えられる。

電流安定化のためには、これらスイツチのスイ
ツチ１３に対する位相関係が、抵抗１５，１６の
うちの短絡されていない側の抵抗が、電流回路
１，２のうちのスイツチ１３を介して主電流通路
３０に接続されている側の電流回路上に常に位置
するような関係でなければならない。図示の相関
関係はこの条件を満足している。さらにこの電流
回路は２つの電流のうちの小電流の方を流すべき
であり、このことは抵抗１７の抵抗値を抵抗１８
の抵抗値よりも大きくする必要があることを意味
する。

抵抗１５および１６の抵抗値をＲとし、主電流
通路３０の電流をＩとし、かつ主電流通路３１の
電流をnI（ｎは抵抗１７と１８との抵抗値の比と
する）とすれば、図示のスイツチング状態におけ
る第３回路間（点１１と１０との間）の電圧V₁
は、 V₁＝kT／ｑlnＩ／i₀₁＋IR となり、ここにi₀₁はトランジスタ４の逆方向飽
和電流である。一方、第４回路間（点１２と１０
との間）の電圧V₂は、 V₂＝kT／ｑln ｎnI／i₀₂ となり、ここにi₀₂はトランジスタ５の逆方向飽
和電流である。点１１と１２との間を直接接続す
るため、電圧V₁とV₂とは等しくなり、従つて電
流Ｉは、Ｉ＝kT／qRln ｎi₀₁／i₀₂ となる。

他のスイツチング状態（各スイツチの破線にて
示す切換位置）では同様な計算により電流ＩはＩ＝kT／qRln ｎi₀₂／i₀₁ となる。

何れの場合でも、ベース電流損失を無視すれ
ば、点１１９と１０とにおける総合電流は（ｎ＋
１）Ｉに等しくする。

上述したように、電流Ｉは、スイツチング状態
に応じて、トランジスタ４，５の特性の不同一性
による２つの異なる値「（kT／qR）ln ｎ（i₀₂／
i₀₁）および（kT／qR）ln ｎ（i₀₁／i₀₂）」をとる
が、これら２つの値の差を2I_Iとすれば、電流Ｉ
に対しては次のような関係が成り立つ。

Ｉ＝I₀＋I₁P(f) ここにI₀は電流Ｉの直流成分であり、I₁P(f)は
周波数がで、ピーク対ピーク振幅が2I₁の単位
方形波とする。I₀およびI₁に対してはつぎのよう
な関係が成立することが判る。

I₀＝１／２（kT／qRln ｎi₀₂／i₀₁＋kT／qRln ｎi₀₁／i
₀₂）＝kT／qRln ｎおよび I₁＝kT／qRln ｎi₀₁／i₀₂−kT／qRln ｎ＝kT／qR・i₀₁
／i₀₂ 交流成分I₁P(f)は、例えば点１０および１１９
の何れか一方または双方をコンデンサを介して基
準電位点に接続するような簡単な方法でろ波して
除去することができ、従つてこれらの点には（ｎ
＋１）I₀に相等する電流が得られる。

このような観点からして本発明による手段は、
トランジスタ４および５の不均等性が誤差の主要
因となる場合にのみ有効であることは明らかであ
る。従つて、電流ミラー回路３には、従来の既知
の方法によるか、または例えば本出願人の出願に
係る特開昭50―146854号公報から既知の電流ミラ
ー回路を用いることによりベース電流損失を補償
するような正確な電流ミラー回路を用いる必要が
ある。さらに、ベース電流損失をなくすために増
幅器２４を用いるので有効である。さらにまた、
抵抗１５および１６を切換えるスイツチは、これ
らスイツチが第３および第４回路の一部を成すた
めに厳格なる要求に応じるようなものとする必要
がある。

第２図は上述した抵抗１５および１６を切換え
るスイツチに厳格なる要求を課する必要のない電
流安定化回路の第２例を示す回路図であり、この
電流安定化回路は例証のために異なる形式の電流
ミラー回路３を具えている。この電流ミラー回路
は反転入力端子２０および非反転入力端子２１
と、出力端子４３とを有する差動増幅器２２で構
成する。出力端子４３を抵抗１７および１８を介
してそれぞれ入力端子２０および２１に接続す
る。これらの抵抗１７および１８は主電流通路３
０および３１をそれぞれ形成し、これらの主電流
通路の電流は抵抗１８と１７との比と同じとな
る。その理由は差動増幅器２２がこれらの抵抗間
の電圧をほぼ等しくするからである。差動増幅器
２２からは、例えば本出願人の出願に係る特開昭
49―121152号公報から既知の方法でトランジスタ
４および５のベース電極まで駆動回路２５を導
く。

第１図の電流安定化回路と同様に、主電流通路
３０および３１を電流回路１および２に接続する
ためにクロスオーバスイツチ１３を設ける。

トランジスタ４および５のエミツタ電極を抵抗
１５を介して相互接続すると共にクロツク発振器
２３によつて動作する交番スイツチを介して第１
点１０にも接続する。これがため、抵抗１５は上
記交番スイツチの位置により第３回路または第４
回路に挿入される。この交番スイツチとクロスオ
ーバスイツチ１３との間の相関関係は、差動増幅
器２２の反転入力端子２０が電流回路１および２
のうちの抵抗１５を含む側の回路に接続されるよ
うにする必要があると云う安定化条件によつて決
定される。図示のスイツチはこのような条件を満
足している。第１図の電流安定化回路におけると
同様な理由で抵抗１７の抵抗値は抵抗１８の抵抗
値よりも大きくする必要がある。この第２図の安
定化回路の動作は、上記交番スイツチが第３およ
び第４回路の共通部分に設けられ、従つてこのス
イツチが安定化した電流Ｉの値に影響を及ぼさな
いと云う条件の下で第１図の安定化回路の動作と
全く同じである。

例証のために第２図には抵抗８４を破線で示し
てあり、この抵抗をトランジスタ４および５の共
通ベース電極と点１０との間に設ける。前述した
ように、この抵抗は負温度係数を有する電流を点
１０に流れる安定化電流に加えて、温度に無関係
な総合電流を得るためのものである。

第３図は電流通路を変えた本発明電流安定化回
路の第３の実施例を示す回路図であり、これは第
２図の電流安定化回路の場合と同様に、差動増幅
器２２を有する電流ミラー回路３を具えており、
この増幅器の出力端子４３と入力端子２１および
２０との間にはそれぞれ抵抗１７および１８を接
続する。さらにこの第３図の電流安定化回路は第
２図の安定化回路と同様に電流ミラー回路３と第
１電流回路１および第２電流回路２との間にクロ
スオーバスイツチ１３を具えている。上記第１お
よび第２電流回路はそれぞれトランジスタ４およ
び５の主電流通路から成り、これらトランジスタ
の各エミツタ６および８を第１点１０に接続す
る。第１および第２電流回路１，２には互いに等
しい抵抗１５および１６をそれぞれ点２８および
２９と、トランジスタ４および５のコレクタ電極
２６および２７との間に設ける。

スイツチング手段１４の図示の位置では点２８
がトランジスタ４のベース電極７に接続され、ト
ランジスタ４のコレクタ電極２６がトランジスタ
５のベース電極９に接続される。この場合にはト
ランジスタ４のベース―エミツタ接合を経て点２
８と１０との間に第３回路が形成されると共に、
抵抗１５およびトランジスタ５のベース―エミツ
タ接合を経て点２８と１０との間に第４回路が形
成される。破線にて示す他の切換位置では点２９
がトランジスタ５のベース電極に接続され、この
トランジスタ５のコレクタ電極がトランジスタ４
のベース電極に接続される。この場合には抵抗１
６およびトランジスタ４のベース―エミツタ接合
を経て点２９と１０との間に第３回路が形成さ
れ、またトランジスタ５のベース―エミツタ接合
を経て点２９と１０との間に第４回路が形成され
る。

スイツチング手段１４を周期的に切換えれば、
抵抗が第３および第４回路に交互に挿入され、ま
たクロスオーバスイツチ１３もスイツチング手段
１４と正確な相関関係で切換えれば、第１および
２図に基ずく回路の場合と同じ効果が得られる。
安定化のためには、この相関関係を、差動増幅器
２２の非反転入力端子２１が、電流回路１および
２のうちの一方であつて、抵抗１５および１６の
うちのその時点で第３回路または第４回路のどち
らかに含まれる抵抗を含む側の回路に常に結合さ
れるような関係にしなければならない。この回路
の電流も大きくする必要があり、このことは差動
増幅器２２の反転入力端子２０と出力端子４３と
の間の抵抗１８の抵抗値を抵抗１７の抵抗値より
も大きくする必要があることを意味する。

この第３図の例では第２スイツチング手段１４
が第３および第４回路の一部を成すが、このスイ
ツチング手段にはベース電流が流れるだけであ
り、第１および第２電流回路の電流は流れないた
め、このスイツチング手段は殆ど問題がなく、特
に安定化装置に絶縁ゲート電界効果トランジスタ
を用いる場合には問題がない。

第１，２および３図に示すスイツチング手段は
種々の方法で実現することができる。

第４図はクロスオーバスイツチ１３の一例を示
す回路図であり、このスイツチはトランジスタ３
２，３３，３４および３５をもつて構成する。ト
ランジスタ３２および３３のエミツタを第１電流
回路１に接続し、トランジスタ３４および３５の
エミツタを第２電流回路２に接続する。トランジ
スタ３２および３４のコレクタを主電流通路３０
に接続し、トランジスタ３３および３５のコレク
タを主電流通路３１に接続する。トランジスタ３
３および３４のベース電極並びにトランジスタ３
２および３５のベース電極はそれぞれ相互接続す
る。これらの２対のベース電極間にはクロツク発
振器２３を用いてスイツチング電圧を供給し、こ
れによりトランジスタ３２および３５またはトラ
ンジスタ３３および３４の何れかをターン・オン
させて、主電流通路３０および３１を電流回路１
および２にそれぞれ直列に接続するか、または電
流回路２および１にそれぞれ直列に接続する。

第５図は第２図の安定化回路におけるスイツチ
ング手段１４の一例を示す回路図である。この場
合には抵抗１５をトランジスタ３６と３７のコレ
クタ間に設け、これらのトランジスタのエミツタ
を第１点１０に接続する。上記両トランジスタの
ベース電極間にはクロツク発振器２３によりスイ
ツチング電圧を供給し、トランジスタ３６または
３７の何れか一方をターン・オンさせて、抵抗１
５の一端または他端を第１点１０に導電接続す
る。この場合、導通すべきトランジスタは、例え
ばスイツチ・オフさせることのできるベース電流
源によりこのトランジスタを駆動することによつ
て飽和導通状態にするのが好適である。

第６図は第３図の安定化回路におけるスイツチ
ング手段１４の一例を示すものであり、このスイ
ツチング手段はトランジスタ３８，３９，４０お
よび４１をもつて構成する。この場合にはトラン
ジスタ３８および３９のソース電極をトランジス
タ４のベース電極に接続し、トランジスタ４０お
よび４１のソース電極をトランジスタ５のベース
電極に接続する。トランジスタ３８，３９，４０
および４１のドレイン電極はそれぞれ点２８、ト
ランジスタ５のコレクタ電極、点２９およびトラ
ンジスタ４のコレクタ電極に接続する。トランジ
スタ３８および４１の相互接続した制御電極と、
トランジスタ３９および４０の相互接続した制御
電極との間にはクロツク発振器２３によりスイツ
チング電圧を供給して、トランジスタ３８および
４１か、またはトランジスタ３９および４０の何
れか一方をターン・オンさせる。このようにして
所望なスイツチングパターンを得ることができ
る。

電流ミラー回路３としては他の多数の電流ミラ
ー回路を用いることができる。或いはまた電流ミ
ラー回路を第１スイツチング手段１３と組合わせ
て、切換電流ミラー回路を形成するようにするこ
ともできる。

第７図は上述したような切換電流ミラー回路の
一例を示すものである。差動増幅器２２は反転入
力端子２０と、非反転入力端子２１と、この非反
転入力端子２１に対して反転している出力端子４
２と、非反転入力端子２１に対しては反転してい
ない出力端子４３とを有している。入力端子２０
と点４４との間には抵抗４６を、入力端子２１と
点４５との間には抵抗４８を、点４４と４５との
間には抵抗４７をそれぞれ設ける。２個のスイツ
チを介してクロツク信号源２３の指令下で点４４
と４５とを交互に出力端子４２および４３に接続
することができる。

抵抗４６，４７および４８の抵抗値の比を１：
ｎ―１：１とする場合、図示の切換状態における
出力端子４３と入力端子２０および２１との間の
それぞれの抵抗値の比はｎ：１となり、また、図
示の切換位置とは異なる他の切換位置における入
力端子２０および２１と、出力端子４２との間の
抵抗値の比は１：ｎとなる。従つて、第１および
第２電流回路１，２に流れる電流の比はスイツチ
を用いて反転させることができる。すなわち、２
つの電流回路の電流は交代させることができる。
差動増幅器２２の出力端子を一方だけでなく、双
方を用いることによつて安定化の要件は常に自動
的に満足される。第３図の回路の場合には入力端
子２０および２１を全く反対の方法で電流回路１
および２に接続する必要がある。

第８図は切換電流ミラー回路の第２例を示すも
のであり、これは共通ベース電極を有している２
個のトランジスタ１９および２０′を具えている。
トランジスタ１９および２０′のエミツタをそれ
ぞれ抵抗４６および４８を介して点４４および４
５に接続する。点４４と４５との間には抵抗４７
を設ける。クロツク信号源２３によつて動作する
スイツチを介して点４４と４５とを電流入力点１
１９に交互に接続することができる。

抵抗４６，４７および４８の抵抗値の比を１：
ｎ―１：１とする場合には、図示の切換位置にお
けるトランジスタ１９および２０′の総合エミツ
タ抵抗の比はｎ：１となり、また上記各抵抗の抵
抗値が十分に高くて、トランジスタ１９および２
０′のベースエミツタ間の電圧差を無視し得るも
のとすれば、トランジスタ１９および２０′のコ
レクタ電流の比は１：ｎとなる。同様な条件下で
の他方の切換位置では、トランジスタ１９および
２０′のコレクタ電流の比はｎ：１となる。前述
したような安定化に対する条件を満足させるため
に、トランジスタ１９および２０′のベース電極
はクロツク信号源２３の指令下でトランジスタ１
９または２０′のコレクタ電極により交互に駆動
させる必要がある。これは上記両トランジスタ１
９および２０′の両コレクタ電極と共通ベース電
極との間に交番スイツチを設けることによつて達
成することができる。ベース電流の影響を低減さ
せるために、駆動回路には増幅器８５を設けるの
が望ましい。図示の切換位置におけるこの第８図
の切換電流ミラー回路は第１および２図に基ずく
電流安定化回路の安定化条件を満足する。第３図
の電流安定化回路の場合には、トランジスタ１９
および２０′のコレクタを正確に逆の関係で電流
回路１および２に接続する必要がある。

第９図は２個の半導体素子をダイオード（すな
わち、ダイオード接続したトランジスタ）によつ
て構成した電流安定化回路を示す。第１および第
２電流回路１，２の点１１および１２と第１点１
０との間にはそれぞれダイオード４′および５′を
順方向に設ける。２個のダイオードの第１電極
６′と８′との間には抵抗１５を設ける。この抵抗
１５の両端はスイツチにより信号源２３の指令下
で第１点１０に交互に接続し得るため、抵抗１５
は第３，１１―１０または第４回路１２―１０に
交互に設けられる。点１１および１２を差動増幅
器４９の反転入力端子５０および比反転入力端子
５１にそれぞれ接続し、この増幅器の出力端子を
抵抗を介してそれぞれ入力端子に接続する。差動
増幅器の利得率が十分に高い場合には点１１と１
２における電圧は等電圧に維持される。

差動増幅器４９は非反転入力端子５１に対して
反転出力端子５２と非反転出力端子５３とを有し
ている。これら出力端子および入力端子を第７図
に基ずく切換電流ミラー回路の場合と同様に抵抗
４６，４７および４８によつて結合するため、第
３および第４回路の各両端間の電圧を等電圧に維
持する差動増幅器４９も切換電流ミラー回路の一
部を形成する。電流の安定化に関し、この第９図
の安定化回路は第２図の回路と同様に動作する。

第１，２，３および９図の電流安定化回路では
２個の電流回路１および２の電流比を電流ミラー
回路３によつて完全に決定した。しかしこれらの
電流比は、１：１の電流比を有する電流ミラー回
路を選択しかつ多数の半導体素子を第１または第
２半導体素子の何れかに並列に接続するか、或い
はこれらの２つの方法を一緒にすることによつて
限定することもできる。

第１０図は本発明による手段を用いて上述した
ように構成した電流安定化回路を示し、この回路
も第１電流回路１と第２電流回路２を具えてお
り、これらの電流回路にはトランジスタ４および
５の主電流通路をそれぞれ設ける。この場合には
トランジスタ４および５のエミツタ電極６および
８を抵抗１５および１６を介してそれぞれ点６２
に接続する。エミツタ電極はスイツチを経て第１
点１０に接続することもできる。従つて他のトラ
ンジスタは別として、第２図の回路と同様に、点
１１または１２と点１０との間の第３または第４
回路に抵抗１５または１６を設けることができ
る。これらの第３および第４回路の両端間の電圧
を等電圧に維持するために、点１１および１２、
すなわちトランジスタ４および５のベース電極は
相互接続する。これらの相互接続したベース電極
をトランジスタ５４，５５，５６，５７（すなわ
ち、本例では４個の追加のトランジスタ）のベー
ス電極に接続する。上記トランジスタ５４〜５７
のエミツタはそれぞれ抵抗５８，５９，６０およ
び６１を介して点６２に接続する。抵抗１５，１
６，５８，５９，６０および６１の抵抗値はすべ
てＲに等しくする。スイツチング手段１４は信号
源２３の指令下でトランジスタ４，５，５４，５
５，５６，５７の何れか１つのエミツタを第１点
１０に循環的に接続することができる。スイツチ
ング手段１３は信号源２３の指令下でエミツタが
第１点１０に直接接続されるトランジスタのコレ
クタを主電流通路３１に接続すると共に、他のト
ランジスタの各コレクタをそれぞれ主電流通路３
０に接続する。

電流I₀が主電流通路３０に流れ、電流I₀が主電
流通路３１に流れ、かつトランジスタの数がｎ＋
１個である場合には、第１点１０にエミツタが直
接接続されるトランジスタに電流I₀が流れ、主電
流通路３０の電流I₀は他のｎ個のトランジスタの
各主電流通路間にほぼ均等に分配されるため、電
流I₀が流れるトランジスタのベース―エミツタ接
合に並列の別の回路が形成され、この回路は電流
I₀／ｎが流れるトランジスタのベース―エミツタ
接合と、これに直列の抵抗とから成る。従つてこ
の第１０図の回路は、各切換位置で電流比が１：
１の電流が流れる電流安定化回路として動作す
る。各トランジスタの相互不均等性による誤差は
循環的な切換え動作で平均化することができる。

第１１図は第１０図のスイツチング手段１３の
一例を示すものであり、このスイツチング手段は
ｎ＋１個のトランジスタ対６４，６５，６６，６
７，６８，６９，７０，７１，７２，７３および
７４，７５をもつて構成する。これらの各トラン
ジスタ対のエミツタ電極は互いに接続し、これら
をｎ＋１個のトランジスタ５７，５６，５５，５
４，４，５のコレクタに各々接続する。トランジ
スタ６５，６７，６９，７１，７３および７５の
コレクタは主電流通路３０に接続し、他のトラン
ジスタのコレクタは主電流通路３１に接続する。

例えば、トランジスタ６５，６７，６９，７
１，７３および７５のような組のトランジスタの
ベース電極は基準電位点６３に接続し、他のトラ
ンジスタのベース電極はシフトレジスタのような
回路７６に接続する。回路７６は信号源２３の指
令下でトランジスタ６４，６６，６８，７０，７
２，７４の内の１個のトランジスタのベース電極
に高電圧を循環的に供給すると共に、これらトラ
ンジスタの内の残りのｎ個に低電圧を供給するた
め、主電流通路電極３１は１個の導通スイツチン
グトランジスタに接続され、残りのｎ個の導通ト
ランジスタには主電流通路３０が接続される。

第１２図は第１０図のスイツチング手段１４の
一例を示すものであり、これはｎ＋１個のトラン
ジスタ７８〜８３で構成する。トランジスタ７８
〜８３のエミツタは何れも第１点１０に、コレク
タはトランジスタ５７，５６，５５，５４，４お
よび５の各エミツタ電極に個々別々に接続する。
上記トランジスタ７８〜８３のベース電極を、例
えばシフトレベスタのような回路７７に接続し、
この回路により信号源２３の指令下で循環的に順
序を換えるようにして、高電圧をトランジスタ７
８〜８３の何れか１個のベース電極に供給すると
共に、低電圧を他のトランジスタに供給して、ｎ
＋１個のトランジスタ５７，５６，５５，５４，
４および５の内の１個のトランジスタのエミツタ
電極を常時点１０に接続するようにする。トラン
ジスタ７８〜８３はターン・オンすべきトランジ
スタにベース電流を供給することによつてもター
ン・オンさせることができる。この場合には回路
７６および７７が１個の回路を形成する。

シフトレジスタの使用により、ｎ＋１個のトラ
ンジスタ５，４，５４，５５，５６および５７の
内のいくつかのコレクタを主電流通路３０に接続
しないようにして、係数ｎを変えることもでき
る。この場合、複数個のトランジスタのエミツタ
を直接点１０に循環的に接続することもできる。

〔発明の効果〕

以上の説明から明らかなように、この発明によ
る電流安定化回路によれば、用いられる半導体素
子の特性の相違あるいは変動等による影響が低減
された安定化電流を得ることができる効果をはじ
め、上述の説明から明らかな種々の作用効果が得
られる。

【図面の簡単な説明】

第１図は本発明による電流安定化回路の第１例
を示す回路図、第２図は同じくその第２例を示す
回路図、第３図は同じくその第３例を示す回路
図、第４図は第１スイツチング手段の例を示す回
路図、第５図は第２図の例に対する第２スイツチ
ング手段の例を示す回路図、第６図は第３図の例
に対する第２スイツチング手段の例を示す回路
図、第７図は電流ミラー回路と第１スイツチング
手段とを合成した第１例を示す回路図、第８図は
電流ミラー回路と第１スイツチング手段とを合成
した第２例を示す回路図、第９図は２個の半導体
素子をダイオードとした本発明による電流安定化
回路の第４例を示す回路図、第１０図は多数の並
列半導体素子を具える本発明電流安定化回路の第
５例を示す回路図、第１１図は第１０図の回路に
対する第１スイツチング手段の例を示す回路図、
第１２図は第１０図の回路に対する第２スイツチ
ング手段の例を示す回路図である。１…第１電流回路、２…第２電流回路、３…電
流ミラー回路、４，５…トランジスタ（半導体素
子）、１０…第１点、１１…第２点、１２…第３
点、１３…クロスオーバスイツチ（第１スイツチ
ング手段）、１４…第２スイツチング手段、１５，
１６…抵抗（抵抗手段）、１９，２０′…トランジ
スタ、２２…差動増幅器、２３…クロツク発振器
（信号源）、２４…増幅器、２５…駆動回路、３
０，３１…主電流通路、３２〜４１…トランジス
タ、４６〜４８…抵抗、４９…差動増幅器、５４
〜５７，６４〜７５，７８〜８３…トランジス
タ、５８〜６１…抵抗、７６，７７…シフトレジ
スタ。

Claims

【特許請求の範囲】１一定比率の電流を供給するための一対の端子
３０，３１を有する電流ミラー回路３と、安定化された電流を取り出すための第１の点１
０と、前記一対の端子と前記第１の点との間に各々介
挿され、かつ前記電流ミラー回路によつて前記一
定比率の電流が流される第１および第２の電流回
路１，２と、前記第１の電流回路に主電流通路が順方向に介
挿されると共に第１および第２の電極６，７を有
し、かつこれら電極のうちの少なくとも前記第１
の電極が前記主電流通路上に位置し、この主電流
通路に流れる電流が前記第１，第２の電極間の電
圧の関数となる第１の半導体素子４と、前記第１の半導体素子とほぼ同一の構成を有す
ると共にこの第１半導体層と同一の基板上に形成
され、かつその主電流通路が前記第２の電流回路
に順方向に介挿された第２の半導体素子５と、第２の点１１と前記第１の点との間に前記第１
の半導体素子の第２の電極及び第１の電極を介し
て形成される第３の回路と、第３の点１２と前記第１の点との間に前記第２
の半導体素子の第２の電極及び第１の電極を介し
て形成される第４の回路と、前記第３および第４の回路の各両端間の電圧を
等しくさせる回路手段と、を有してなる電流安定化回路において、前記ミラー回路に接続されて、該電流ミラー回
路により前記第１および第２の電流回路に流され
る電流をほぼ等しい時間が経過する度毎に入れ換
える第１のスイツチング手段１３と、この第１のスイツチング手段と同期して動作
し、前記第１の電流回路に流れる電流に対する前
記第２の電流回路に流れる電流の比が一方の値を
とる時に抵抗手段を前記第１の半導体素子に直列
に接続する一方、前記第１の電流回路の電流に対
する前記第２の電流回路の電流の比が他方の値を
とる時は該抵抗手段を前記第２の半導体素子に直
列に接続する第２のスイツチング手段１４と、をさらに具備していることを特徴とする電流安定
化回路。２前記抵抗手段がほぼ同一抵抗値の第１および
第２の抵抗１５，１６を有してなる一方、前記第
２のスイツチング手段は、前記第１の電流回路の
電流に対する前記第２の電流回路の電流の比が前
記一方の値をとる時は前記第１スイツチング手段
に同期して前記第１の抵抗を前記第１の半導体素
子に直列に接続し、前記第１の電流回路の電流に
対する前記第２の電流回路の電流の比が前記他方
の値をとる時は前記第１のスイツチング手段に同
期して前記第２の抵抗を前記第２の半導体素子に
直列に接続することを特徴とする特許請求の範囲
第１項に記載の電流安定化回路。３前記抵抗手段がほぼ同一抵抗値であつて、か
つ前記第１の半導体素子の第１の電極と前記第１
の点との間および前記第２の半導体素子の第１の
電極と前記第１の点との間に各々介挿された第１
および第２の抵抗１５，１６を有してなる一方、
前記第２のスイツチング手段は前記第１のスイツ
チング手段に同期してこれら第１および第２の抵
抗を交互に短絡させるスイツチング回路を有して
いることを特徴とする特許請求の範囲第１項に記
載の電流安定化回路。４前記抵抗手段が前記第１の半導体素子の第１
の電極と前記第２の半導体素子の第１の電極との
間に介挿され、前記第２のスイツチング手段が前
記第１のスイツチング手段に同期して前記第１の
点を前記抵抗手段の一端および他端に交互に接続
することを特徴とする特許請求の範囲第１項に記
載の電流安定化回路。５前記第１のスイツチング手段が前記電流ミラ
ー回路と前記第１，第２の電流回路との間に介挿
されて前記電流ミラー回路の一対の端子を前記第
１，第２の電流回路の前記第１の点とは反対側の
端部に交互に接続するクロスオーバースイツチを
有してなり、前記第２および第３の点は前記第１
および第２の半導体素子の第２の電極から各々な
り、かつ前記回路手段は前記第２および第３の点
を結合すると共に前記電流ミラー回路から駆動信
号が供給される信号線を有していることを特徴と
する特許請求の範囲第１項ないし第４項のいずれ
かに記載の電流安定化回路。６前記電流ミラー回路が非反転入力端、反転入
力端、非反転出力端および反転出力端を有する差
動増幅器と、この差動増幅器の反転入力端と非反
転入力端との間に直列に介挿された第３，第４お
よび第５の抵抗４６，４７，４８とを具備し、前
記第３および第５の抵抗はほぼ同一の抵抗値を有
し、かつ前記第１のスイツチング手段は前記第
３，第４の抵抗の接続点と前記反転出力端との間
および前記第４，第５の抵抗の接続点と前記非反
転出力端との間を交互に接続するスイツチング回
路を有していることを特徴とする特許請求の範囲
第１項ないし第４項のいずれかに記載の電流安定
化回路。７前記第１の半導体素子と第２の半導体素子と
の組合せはほぼ同一の特性の（ｎ＋１）個のトラ
ンジスタを有してなり（ただし、ｎは２以上の整
数とする）、これら（ｎ＋１）個のトランジスタ
の各々は前記第２の電極に対応する制御電極と、
前記第１の電極に対応する第１の電流通路電極
と、当該トランジスタの主電流通路上の前記第１
の電流通路電極とは反対側に位置する第２の電流
通路電極とを有し、前記（ｎ＋１）個のトランジ
スタの各制御電極は相互に結合されると共に、前
記電流ミラー回路から駆動信号が供給され、前記
抵抗手段はほぼ同一の抵抗値の（ｎ＋１）個の抵
抗を有してなり、これら（ｎ＋１）個の抵抗の
各々は共通点６２と前記（ｎ＋１）個のトランジ
スタの第１の電流通路電極との間に各々接続さ
れ、前記第２スイツチング手段は前記第１の点を
前記（ｎ＋１）個のトランジスタの第１の電流通
路電極に、各時点においてこれら第１の電流通路
電極のうちの少なくとも１個が前記第１の点に接
続されるように、順次循環的に接続する第１のス
イツチング回路を有し、前記第１のスイツチング
手段は前記第１のスイツチング回路と同期的に動
作して前記電流ミラー回路の一対の端子の一方を
前記（ｎ＋１）個のトランジスタのうちのその時
点で第１の電流通路電極が前記第１の点に接続さ
れているトランジスタの第２の電流通路電極に接
続し、かつ前記電流ミラー回路の一対の端子の他
方を前記（ｎ＋１）個のトランジスタの残りのト
ランジスタの第２の電流通路電極に接続する第２
のスイツチング回路を有していることを特徴とす
る特許請求の範囲第１項に記載の電流安定化回
路。８前記第１および第２の半導体素子は第１およ
び第２のトランジスタ４，５を有してなり、これ
らトランジスタの各々は前記第２の電極に対応す
る制御電極と、前記第１の電極に対応する第１の
電流通路電極と、当該トランジスタの主電流通路
上の前記第１の電流通路電極とは反対側に位置す
る第２の電流通路電極とを有し、前記第１および
第２のトランジスタの第１の電流通路電極は前記
第１の点に接続され、前記抵抗手段はほぼ同一の
抵抗値を有すると共に一端が前記第１および第２
のトランジスタの第２電流通路電極に接続された
状態で前記第１および第２の電流回路内に各々設
けられた第１および第２の抵抗を有し、前記第２
のスイツチング手段は第１および第２のスイツチ
ング回路を有し、前記第１のスイツチング回路は
前記第１のスイツチング手段に同期して前記第１
のトランジスタの制御電極を前記第１の抵抗の他
端と前記第２のトランジスタの第２の電流通路電
極とに交互に接続し、前記第２のスイツチング回
路は前記第１のスイツチング回路が前記第１トラ
ンジスタの制御電極を前記第１の抵抗の他端に接
続している時は前記第２のトランジスタの制御電
極を前記第１のトランジスタの第２の電流通路電
極に接続する一方、前記第１のスイツチング回路
が前記第１のトランジスタの制御電極を前記第２
のトランジスタの第２の電流通路電極に接続して
いる時は前記第２のトランジスタの制御電極を前
記第２の抵抗の他端に接続することを特徴とする
特許請求の範囲第１項に記載の電流安定化回路。９前記第１のスイツチング手段が前記電流ミラ
ー回路と前記第１，第２の電流回路との間に介挿
されて前記電流ミラー回路の一対の端子を前記第
１および第２の抵抗の他端に交互に接続するクロ
スオーバースイツチを有していることを特徴とす
る特許請求の範囲第８項に記載の電流安定化回
路。１０前記電流ミラー回路が非反転入力端、反転
入力端、非反転出力端および反転出力端を有する
差動増幅器と、この差動増幅器の反転入力端と非
反転入力端との間に直列に介挿された第３，第４
および第５の抵抗４６，４７，４８とを具備し、
前記第３および第５の抵抗はほぼ同一の抵抗値を
有し、かつ前記第１のスイツチング手段は前記第
３，第４の抵抗の接続点４４と前記反転出力端と
の間および前記第４，第５の抵抗の接続点４５と
前記非反転出力端との間を交互に接続する第３の
スイツチング回路を有していることを特徴とする
特許請求の範囲第８項に記載の電流安定化回路。