JPS6333844A - マスタスライスｌｓｉ - Google Patents

マスタスライスｌｓｉ

Info

Publication number
JPS6333844A
JPS6333844A JP61178228A JP17822886A JPS6333844A JP S6333844 A JPS6333844 A JP S6333844A JP 61178228 A JP61178228 A JP 61178228A JP 17822886 A JP17822886 A JP 17822886A JP S6333844 A JPS6333844 A JP S6333844A
Authority
JP
Japan
Prior art keywords
input
master slice
circuit
lsi
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61178228A
Other languages
English (en)
Inventor
Kouji Takamasu
高増　広司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP61178228A priority Critical patent/JPS6333844A/ja
Publication of JPS6333844A publication Critical patent/JPS6333844A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスタスライスＬＳＩに関し、特に、その入力
保護方式を改良したマスタスライスＬＳＩに関する。
〔従来の技術〕
従来、ＬＳＩの入力回路は、第２図に示すように、例え
ばポリシリコン抵抗４と拡散ダイオード５などにより入
力保護回路を構成し、入力を静電破壊から守っていた。
〔発明が解決しようとする問題点〕
セミカスタムＬＳＩでは多くの入出力ビンを要求されて
いる。またＭＯ３ＬＳＩの宿命としてゲートの静電保護
は、信頼性上重要であり、充分な静電破壊耐量をもった
入力保護回路を構成しＬＳＩ内の入力回路部に常備して
きた。セミカスタムＬＳＩのニーズとして、どの入出力
セルでも入力回路として使いたいというニーズがあり、
そのためチップ内のほとんどを占める入出力セル領域に
入力保護回路を設置する事を余儀なくされる。この事が
セミカスタムＬＳＩのチップサイズ、すなわち製品コス
トにとって大きなマイナス要因となっていた。
〔問題点を解決するための手段〕
本発明のマスタスライスＬＳＩは、従来余儀なくされて
いた入出力セル領域の入力保護回路の代わりに、出力回
路用トランジスタのＰｃｈ）ランジスタのソース、ゲー
トを最高電位に固定し、Ｎｃ１〕トランジスタのソース
、ゲートを最低電位に固定し、Ｐｃｈ）ランジスタのド
レインとＮｃｈトランジスタのトレインとを入力と接続
することによってできるＰｃｈトランジスタのＮウェル
とドレイン、Ｎｃｈ）ランジスタのＰ基板とドレインの
寄生ダイオードを入力保護に用いるものである。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。１は入力パッドであ
る。３はＰｃｈｌ〜ランジスタ３１のソース、ゲートを
最高電位へ固定し、またＮｃｈ）ランジスタ３２のソー
ス、ゲートを最低電位へ固定した出力回路である。２は
出力回路用トランジスタ３１．３２のドレインを入力と
接続した時の寄生ダイオードである。
〔発明の効果〕
以上の説明で明らかな如く、本発明によれば特別に入出
力セル領域に入力保護回路を設置することなく入力を保
護することができる。また人力１呆護回路を設置しない
分だけ人出力セル領域を小さくでき、この事がセミカス
タムＬＳＩのチップサイズ、すなわち製品コストにとっ
て大きなプラス要因となることがわかる。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図、第２図は従来例の
回路図である。

Claims (1)

    【特許請求の範囲】
  1. 　入出力セル領域を配線変更することにより入力回路に
    も出力回路にも使うことができるマスタスライスＬＳＩ
    において、入力回路として用いる場合に出力回路用トラ
    ンジスタの寄生ダイオードにより入力を静電破壊から保
    護するように構成したことを特徴とするマスタスライス
    ＬＳＩ。
JP61178228A 1986-07-28 1986-07-28 マスタスライスｌｓｉ Pending JPS6333844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61178228A JPS6333844A (ja) 1986-07-28 1986-07-28 マスタスライスｌｓｉ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61178228A JPS6333844A (ja) 1986-07-28 1986-07-28 マスタスライスｌｓｉ

Publications (1)

Publication Number Publication Date
JPS6333844A true JPS6333844A (ja) 1988-02-13

Family

ID=16044831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61178228A Pending JPS6333844A (ja) 1986-07-28 1986-07-28 マスタスライスｌｓｉ

Country Status (1)

Country Link
JP (1) JPS6333844A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路

Similar Documents

Publication Publication Date Title
KR880003484A (ko) 반도체 장치
KR850000794A (ko) 반도체 집적회로 장치
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR950012707A (ko) 반도체 장치
KR880010497A (ko) 마스터 슬라이스형 집적회로
JPH0774322A (ja) Ｃｍｏｓインバータを備えた集積回路
KR940018965A (ko) Cmos 집적회로장치 및 그것을 사용한 데이터 처리시스템
JPH07106521A (ja) セルベース設計半導体集積回路装置
JPS5980973A (ja) ゲ−ト保護回路
JPH0379120A (ja) 入力保護回路
JPS5856354A (ja) マスタ−スライスｌｓｉ
JPH02188023A (ja) 出力バッファ回路
JPS6074467A (ja) Ｍｏｓ型集積回路
JPS6187357A (ja) 半導体集積回路装置
JPH0415954A (ja) 半導体集積回路装置
JPH0494167A (ja) 半導体装置
JPH0485872A (ja) 半導体装置
JPH11191732A (ja) 半導体装置
JPS613430A (ja) 半導体装置
JPH0110936Y2 (ja)
JPH01246861A (ja) 半導体装置
JPH03165564A (ja) マスタースライス半導体集積回路
JPS6329964A (ja) 相補型金属酸化膜半導体集積回路装置
JPH03148864A (ja) ゲート保護装置
JPH01235371A (ja) 半導体集積回路装置