JPS6337972B2 - - Google Patents
Info
- Publication number
- JPS6337972B2 JPS6337972B2 JP9635380A JP9635380A JPS6337972B2 JP S6337972 B2 JPS6337972 B2 JP S6337972B2 JP 9635380 A JP9635380 A JP 9635380A JP 9635380 A JP9635380 A JP 9635380A JP S6337972 B2 JPS6337972 B2 JP S6337972B2
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- filter device
- switching
- input signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0405—Recursive filters comprising a ROM addressed by the input and output data signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は、伝達関数の係数を予め記憶し、該係
数の切替により特性を可変としたデイジタルフイ
ルタ装置に関する。
数の切替により特性を可変としたデイジタルフイ
ルタ装置に関する。
近年、トランジスタ、抵抗、コンデンサ、コイ
ルあるいは演算増幅器を用いて実現出来るアナロ
グフイルタに代り、乗算器、加算器、遅延回路等
で構成されるデイジタルフイルタが注目されてい
る。このデイジタルフイルタの大きな特徴は、同
一の回路で、多くの特性をもつフイルタが容易に
構成出来ることにある。
ルあるいは演算増幅器を用いて実現出来るアナロ
グフイルタに代り、乗算器、加算器、遅延回路等
で構成されるデイジタルフイルタが注目されてい
る。このデイジタルフイルタの大きな特徴は、同
一の回路で、多くの特性をもつフイルタが容易に
構成出来ることにある。
第１図は、伝達関数が
Ｈ（Ｚ）＝Ｋ・１＋a1Z-1＋a2Z-2／１＋b1Z-1＋b2Z-2
…式(1) で表わされるIIR（無限応答）デイジタルフイル
タで、カツトオフ周波数可変のローパスフイルタ
（あるいはハイパスフイルタ）が示されている。
第１図に於て、１は入力信号が供給される加算器
であり、この加算器１出力は加算器２に供給され
ると共に、単位時間の遅延を行う遅延回路３に与
えられる。そして、この遅延回路３出力は、乗算
器４，５に供給される。この乗算器４にはROM
（リードオンリメモリ）６からカツトオフ周波数
データcによりアドレス指定され選択出力された
データb1が更に供給され、入力信号がb1倍されて
加算器１に与えられる。なお、この入力信号は加
算器１に対して、減算を指示するようになつてい
る。また、上記乗算器５には、更にROM６から
選択出力されるデータa1が供給され、入力信号が
a1倍されて加算器２に与えられる。そして、上記
遅延回路３出力は更に単位時間の遅延を行う遅延
回路７を介し、乗算器８，９に与えられる。上記
乗算器８，９にはそれぞれROM６から供給され
るデータb2，a2が更に供給され、入力信号がb2
倍、a2倍されて、加算器１，２に与えられる。な
お、加算器１に与えられる信号は減算を指示する
ようになつている。そして、上記加算器１出力、
乗算器５，９出力が供給され、それ等を加算する
加算器２の出力は、カツトオフ周波数cによつて
選択されるROM６の出力Ｋが供給される乗算器
１０に与えられ、Ｋ倍されて出力信号となる。
…式(1) で表わされるIIR（無限応答）デイジタルフイル
タで、カツトオフ周波数可変のローパスフイルタ
（あるいはハイパスフイルタ）が示されている。
第１図に於て、１は入力信号が供給される加算器
であり、この加算器１出力は加算器２に供給され
ると共に、単位時間の遅延を行う遅延回路３に与
えられる。そして、この遅延回路３出力は、乗算
器４，５に供給される。この乗算器４にはROM
（リードオンリメモリ）６からカツトオフ周波数
データcによりアドレス指定され選択出力された
データb1が更に供給され、入力信号がb1倍されて
加算器１に与えられる。なお、この入力信号は加
算器１に対して、減算を指示するようになつてい
る。また、上記乗算器５には、更にROM６から
選択出力されるデータa1が供給され、入力信号が
a1倍されて加算器２に与えられる。そして、上記
遅延回路３出力は更に単位時間の遅延を行う遅延
回路７を介し、乗算器８，９に与えられる。上記
乗算器８，９にはそれぞれROM６から供給され
るデータb2，a2が更に供給され、入力信号がb2
倍、a2倍されて、加算器１，２に与えられる。な
お、加算器１に与えられる信号は減算を指示する
ようになつている。そして、上記加算器１出力、
乗算器５，９出力が供給され、それ等を加算する
加算器２の出力は、カツトオフ周波数cによつて
選択されるROM６の出力Ｋが供給される乗算器
１０に与えられ、Ｋ倍されて出力信号となる。
然るに、カツトオフ周波数cの変更により、今
“Ａ”なる特性をもつフイルタから“Ｂ”なる特
性をもつフイルタに変化せしめた際、各係数が大
幅に変化する場合は、その出力変化は大きく、不
連続となり、特に、このようなデイジタルフイル
タ装置を電子楽器や各種音響機器に適用した場合
は、聴覚上不自然さを感じる等の欠点があつた。
“Ａ”なる特性をもつフイルタから“Ｂ”なる特
性をもつフイルタに変化せしめた際、各係数が大
幅に変化する場合は、その出力変化は大きく、不
連続となり、特に、このようなデイジタルフイル
タ装置を電子楽器や各種音響機器に適用した場合
は、聴覚上不自然さを感じる等の欠点があつた。
この発明は以上の点に鑑みてなされたもので、
予め伝達関数の係数を記憶し、この係数の切替に
より特性を可変としたデイジタルフイルタ装置に
於て、上記係数の切替のタイミングをデイジタル
フイルタ装置への入力信号に基き決定するように
したデイジタルフイルタ装置を提供することを目
的とする。
予め伝達関数の係数を記憶し、この係数の切替に
より特性を可変としたデイジタルフイルタ装置に
於て、上記係数の切替のタイミングをデイジタル
フイルタ装置への入力信号に基き決定するように
したデイジタルフイルタ装置を提供することを目
的とする。
以下、この発明の一実施例を図面を参照して詳
細に説明する。
細に説明する。
第２図は、本実施例の回路構成を示すものであ
るが、説明の簡略化の為第１図と同一箇所には同
一符号を付して、その説明を省略する。即ち、第
２図中１１は第３図に示す如き一致検出回路であ
る。この一致検出回路１１には、このデイジタル
フイルタ装置に供給される入力信号のうち上位６
ビツトが与えられる。尚、デイジタルフイルタ装
置に与えられる入力信号は、第４図に示す如くそ
の絶対値が１を越えないように制御されており、
最上位ビツトが符号ビツトで、以下2-1〜2-7の重
み付けされた７ビツトの計８ビツトデータより成
る。また、このデイジタルフイルタ装置は２の補
数表現による演算を行う。
るが、説明の簡略化の為第１図と同一箇所には同
一符号を付して、その説明を省略する。即ち、第
２図中１１は第３図に示す如き一致検出回路であ
る。この一致検出回路１１には、このデイジタル
フイルタ装置に供給される入力信号のうち上位６
ビツトが与えられる。尚、デイジタルフイルタ装
置に与えられる入力信号は、第４図に示す如くそ
の絶対値が１を越えないように制御されており、
最上位ビツトが符号ビツトで、以下2-1〜2-7の重
み付けされた７ビツトの計８ビツトデータより成
る。また、このデイジタルフイルタ装置は２の補
数表現による演算を行う。
しかして、一致検出回路１１は、６ビツト入力
が全て“１”であるのを検出するアンド回路１２
と、この６ビツト入力の各々を反転するインバー
タ１３1〜１３6と、このインバータ１３1〜１３6
の全ビツト出力が“１”であるのを検出するアン
ド回路１４と、このアンド回路１２，１４の出力
が供給されるオア回路１５を有する。
が全て“１”であるのを検出するアンド回路１２
と、この６ビツト入力の各々を反転するインバー
タ１３1〜１３6と、このインバータ１３1〜１３6
の全ビツト出力が“１”であるのを検出するアン
ド回路１４と、このアンド回路１２，１４の出力
が供給されるオア回路１５を有する。
そして、このオア回路１５出力はラツチ１６に
対し、読込み制御信号Ｒとして印加される。例え
ば、このラツチ１６は読込み制御信号Ｒの立上り
のタイミングで読込み動作を行う。そして、この
ラツチ１６には、アツトオフ周波数データc（複
数ビツトより成る）が供給され、上記読込み制御
信号Ｒにより読込みが行われ、その出力即ちデー
タc′により、ROM６に対するアドレス指定が行
われる。
対し、読込み制御信号Ｒとして印加される。例え
ば、このラツチ１６は読込み制御信号Ｒの立上り
のタイミングで読込み動作を行う。そして、この
ラツチ１６には、アツトオフ周波数データc（複
数ビツトより成る）が供給され、上記読込み制御
信号Ｒにより読込みが行われ、その出力即ちデー
タc′により、ROM６に対するアドレス指定が行
われる。
従つて、ROM６は、上記ラツチ１６から供給
されるデータc′によりアドレス指定され係数a1，
a2，b1，b2，Ｋが選択出力されることになる。
されるデータc′によりアドレス指定され係数a1，
a2，b1，b2，Ｋが選択出力されることになる。
次に、本実施例の動作につき説明する。即ち、
今、式(1)で表わされる伝達関数の各係数を所定値
に選択することにより特性“Ａ”のデイジタルフ
イルタを構成した場合、その伝達関数を説明の便
宜上次式(2)の如く記載する。
今、式(1)で表わされる伝達関数の各係数を所定値
に選択することにより特性“Ａ”のデイジタルフ
イルタを構成した場合、その伝達関数を説明の便
宜上次式(2)の如く記載する。
HA（Ｚ）＝KA・１＋a1AZ-1＋a2AZ-2／１＋b1AZ-1＋b2AZ
-2…式(2) 即ち、各係数a1，a2，b1，b2，Ｋは、カツトオ
フ周波数データcA′によつて、a1A，a2A，b1A，
b2A，KAの値がROM６から読出されることにな
る。
-2…式(2) 即ち、各係数a1，a2，b1，b2，Ｋは、カツトオ
フ周波数データcA′によつて、a1A，a2A，b1A，
b2A，KAの値がROM６から読出されることにな
る。
そして、この係数a1A，a2A，b1A，b2A，KAが、
各々乗算器５，９，４，８，１０に供給されてい
るとする。この状態からカツトオフ周波数をcB
に変更することにより、伝達関数を次式(3)の如く
変更して、特性“Ｂ”のデイジタルフイルタを構
成する場合、 HB（Ｚ）＝KB・１＋a1BZ-1＋a2BZ-2／１＋b1BZ-1＋b2BZ
-2…式(3) ラツチ１６には、入力データcBが供給され、そ
の出力データはデータcA′（≠cB）となつてい
る。
各々乗算器５，９，４，８，１０に供給されてい
るとする。この状態からカツトオフ周波数をcB
に変更することにより、伝達関数を次式(3)の如く
変更して、特性“Ｂ”のデイジタルフイルタを構
成する場合、 HB（Ｚ）＝KB・１＋a1BZ-1＋a2BZ-2／１＋b1BZ-1＋b2BZ
-2…式(3) ラツチ１６には、入力データcBが供給され、そ
の出力データはデータcA′（≠cB）となつてい
る。
しかして、その場合、このデイジタルフイルタ
装置に対する入力信号が、その上位６ビツトが同
一内容となつた際、換言すると、入力データが第
４図に示す如く「0.0234375〜−0.0546875」の範
囲内になつたタイミングで、一致検出回路１１か
らは、読込み制御信号Ｒが出力し、この読込み制
御信号Ｒの立上りのタイミングでラツチ１６に対
し、読込み動作を指令する。
装置に対する入力信号が、その上位６ビツトが同
一内容となつた際、換言すると、入力データが第
４図に示す如く「0.0234375〜−0.0546875」の範
囲内になつたタイミングで、一致検出回路１１か
らは、読込み制御信号Ｒが出力し、この読込み制
御信号Ｒの立上りのタイミングでラツチ１６に対
し、読込み動作を指令する。
その結果、ラツチ１６には、カツトオフ周波数
データcBが記憶されることになり、ROM６から
は係数a1B，a2B，b1B，b2B、KBが各々出力するよ
うになり、従つて、デイジタルフイルタ装置は上
記式(3)で示される伝達関数のデイジタルフイルタ
として動作することになる。
データcBが記憶されることになり、ROM６から
は係数a1B，a2B，b1B，b2B、KBが各々出力するよ
うになり、従つて、デイジタルフイルタ装置は上
記式(3)で示される伝達関数のデイジタルフイルタ
として動作することになる。
このように、本実施例の場合、デイジタルフイ
ルタ装置に対する入力信号が、「０」を含む
「0.023437〜−0.0546875」の範囲に変化したタイ
ミングで、即ち、入力信号レベルが小の場合に限
りROM６に対するアドレス指定を変更可能とし
たことにより、デイジタルフイルタ装置の特性を
変更した場合の過渡的な影響を最小限とすること
が可能となる。
ルタ装置に対する入力信号が、「０」を含む
「0.023437〜−0.0546875」の範囲に変化したタイ
ミングで、即ち、入力信号レベルが小の場合に限
りROM６に対するアドレス指定を変更可能とし
たことにより、デイジタルフイルタ装置の特性を
変更した場合の過渡的な影響を最小限とすること
が可能となる。
尚、上記実施例では、デイジタルフイルタ装置
の特性変更のタイミングを、このデイジタルフイ
ルタ装置に対する入力信号の上位６ビツトデータ
に基づき決定するようにしたが、比較すべきデー
タのビツト数はこれに限らない。
の特性変更のタイミングを、このデイジタルフイ
ルタ装置に対する入力信号の上位６ビツトデータ
に基づき決定するようにしたが、比較すべきデー
タのビツト数はこれに限らない。
また、上記実施例に於ては、特性変更のタイミ
ングを、デイジタルフイルタ装置の入力信号が数
値「０」を含む所定レベル内に変化したことによ
り決定したが、ラツチ１６を読込み制御信号Ｒの
立下りのタイミングで動作させるようにすれば、
上記所定レベルを通過したタイミングで特性変更
が行われることになる。
ングを、デイジタルフイルタ装置の入力信号が数
値「０」を含む所定レベル内に変化したことによ
り決定したが、ラツチ１６を読込み制御信号Ｒの
立下りのタイミングで動作させるようにすれば、
上記所定レベルを通過したタイミングで特性変更
が行われることになる。
更に、上記実施例は２次／２次のＲデイジ
タルフイルタ装置につき説明したが、高次のデイ
ジタルフイルタ装置にも本発明を適用することは
可能であり、その他、各種特性を有するデイジタ
ルフイルタ装置に本発明を適用することが可能で
ある。
タルフイルタ装置につき説明したが、高次のデイ
ジタルフイルタ装置にも本発明を適用することは
可能であり、その他、各種特性を有するデイジタ
ルフイルタ装置に本発明を適用することが可能で
ある。
その他、本発明の要旨を逸脱しない範囲で種々
変形応用可能であることは勿論である。
変形応用可能であることは勿論である。
この発明は、以上詳述した如く、予め伝達関数
の係数を記憶し、この係数の切替により特性を可
変としたデイジタルフイルタ装置に於て、上記係
数の切替のタイミングをデイジタルフイルタ装置
への入力信号の波形データが「０」もしくはその
近傍に対応する値となつたことを検出することに
より決定するようにしたことにより、係数切替時
の過渡的な影響が抑制されることになるという利
点があり、また、このデイジタルフイルタ装置を
電子楽器あるいは各種音響機器等に適用した場合
には、特性切替時も聴覚上なめらかに出力音が変
化することになり、切替時の不自然が解消される
等、非常に有効である。
の係数を記憶し、この係数の切替により特性を可
変としたデイジタルフイルタ装置に於て、上記係
数の切替のタイミングをデイジタルフイルタ装置
への入力信号の波形データが「０」もしくはその
近傍に対応する値となつたことを検出することに
より決定するようにしたことにより、係数切替時
の過渡的な影響が抑制されることになるという利
点があり、また、このデイジタルフイルタ装置を
電子楽器あるいは各種音響機器等に適用した場合
には、特性切替時も聴覚上なめらかに出力音が変
化することになり、切替時の不自然が解消される
等、非常に有効である。
第１図は従来のデイジタルフイルタ装置の回路
構成を示す図、第２図は本発明の一実施例を示す
デイジタルフイルタ装置の回路構成図、第３図は
第２図の要部構成図、第４図は、本実施例の入力
データを説明する為の図である。 １，２……加算器、３，７……遅延回路、４，
５，８，９，１０……乗算器、６……ROM、１
１……一致検出回路、１６……ラツチ。
構成を示す図、第２図は本発明の一実施例を示す
デイジタルフイルタ装置の回路構成図、第３図は
第２図の要部構成図、第４図は、本実施例の入力
データを説明する為の図である。 １，２……加算器、３，７……遅延回路、４，
５，８，９，１０……乗算器、６……ROM、１
１……一致検出回路、１６……ラツチ。
Claims (1)
- 【特許請求の範囲】 １ 所定の伝達関数に従つて、数値「０」を基準
レベルとした正負の値をもつ波形データからなる
入力信号をフイルタリングするデイジタルフイル
タ装置に於て、 特性に応じて上記伝達関数の係数の切替を行な
う切替手段と、 上記デイジタルフイルタ装置への上記入力信号
の波形データの所定のビツトデータを判定するこ
とにより、上記波形データが数値「０」もしくは
その近傍に対応する値となつたことを検出する検
出手段と、 該検出手段の検出結果に応じて上記切替手段の
係数切替のタイミングを制御する切替タイミング
制御手段と、 を具備したことを特徴とするデイジタルフイルタ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9635380A JPS5721117A (en) | 1980-07-15 | 1980-07-15 | Digital filter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9635380A JPS5721117A (en) | 1980-07-15 | 1980-07-15 | Digital filter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5721117A JPS5721117A (en) | 1982-02-03 |
| JPS6337972B2 true JPS6337972B2 (ja) | 1988-07-27 |
Family
ID=14162625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9635380A Granted JPS5721117A (en) | 1980-07-15 | 1980-07-15 | Digital filter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5721117A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207170A (ja) * | 1984-03-31 | 1985-10-18 | Kyocera Corp | 定着装置 |
| US4679001A (en) * | 1985-10-11 | 1987-07-07 | International Business Machines Corporation | Adaptive stop-notch filter |
| DE3541612A1 (de) * | 1985-11-25 | 1987-05-27 | Siemens Ag | Roentgendiagnostikeinrichtung |
| JPH01300712A (ja) * | 1988-05-30 | 1989-12-05 | Sony Corp | 周波数特性制御回路 |
| JP3177978B2 (ja) * | 1990-07-18 | 2001-06-18 | カシオ計算機株式会社 | デジタルフィルタの係数設定方法 |
-
1980
- 1980-07-15 JP JP9635380A patent/JPS5721117A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5721117A (en) | 1982-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546466A (en) | Effect adding apparatus | |
| US5502277A (en) | Filter device and electronic musical instrument using the filter device | |
| JP2527059B2 (ja) | 効果装置 | |
| KR900007926B1 (ko) | 디지탈 톤 제어 장치 | |
| US4467440A (en) | Digital filter apparatus with resonance characteristics | |
| JPS6337972B2 (ja) | ||
| US4489391A (en) | Digital filter apparatus having a resonance characteristic | |
| JPS6337973B2 (ja) | ||
| JPS6337971B2 (ja) | ||
| WO2001097208A1 (en) | Simulated tone stack for electric guitar | |
| JPS6337970B2 (ja) | ||
| JPS6336577B2 (ja) | ||
| JPS6337969B2 (ja) | ||
| JPH01170123A (ja) | ▲√ｆ▼自動利得制御増幅器 | |
| JPH07307629A (ja) | トーンコントロール回路 | |
| GB2080068A (en) | Digital Filter Apparatus | |
| JPH06214571A (ja) | ディストーション回路 | |
| JPS6137034Y2 (ja) | ||
| JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
| JP2778415B2 (ja) | ディストーション効果装置 | |
| JPH0117600B2 (ja) | ||
| JPH03124110A (ja) | ディジタルコントロールドフィルタ | |
| JPS5853210A (ja) | プリセツト装置 | |
| JPS6345056Y2 (ja) | ||
| JPS6325773Y2 (ja) |