JPS6338101B2 - - Google Patents
Info
- Publication number
- JPS6338101B2 JPS6338101B2 JP20304482A JP20304482A JPS6338101B2 JP S6338101 B2 JPS6338101 B2 JP S6338101B2 JP 20304482 A JP20304482 A JP 20304482A JP 20304482 A JP20304482 A JP 20304482A JP S6338101 B2 JPS6338101 B2 JP S6338101B2
- Authority
- JP
- Japan
- Prior art keywords
- reversible counter
- pulse
- input
- flop
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は規則性のあるパルス間隔の変動を検出
する方式に関する。
する方式に関する。
(b) 従来技術と問題点
従来のパルス間隔判定方式はパルス間隔を直接
測定して得られる値と希望するパルス間隔の値と
比較演算することにより、測定値が所定の範囲内
にあるか、否かを判定していた。然しながら、パ
ルス間隔を直接測定する為には時間測定用に大き
いカウンタを必要とし、日常の作業に於いて実施
するには不適切であつた。
測定して得られる値と希望するパルス間隔の値と
比較演算することにより、測定値が所定の範囲内
にあるか、否かを判定していた。然しながら、パ
ルス間隔を直接測定する為には時間測定用に大き
いカウンタを必要とし、日常の作業に於いて実施
するには不適切であつた。
(c) 発明の目的
本発明の目的は上記の欠点を除去し、希望する
パルス間隔の偏差値を予め初期設定することによ
り、可逆計数器の動作のみでパルス間隔の変動値
を検出する簡便な方法を提供することである。
パルス間隔の偏差値を予め初期設定することによ
り、可逆計数器の動作のみでパルス間隔の変動値
を検出する簡便な方法を提供することである。
(d) 発明の構成
上記の目的は本発明によれば、パルス入力列の
パルス間隔時間を計数する同一計数値を有する第
１の可逆計数器６と第２の可逆計数器７、該第１
の可逆計数器６と該第２の可逆計数器７に夫々パ
ルス間隔の許容偏差値を初期設定する初期設定回
路８、及び該入力パルス列によりオン／オフを繰
り返し、該パルス入力列の第１パルスによりオン
となり、該第１の可逆計数器６をカウントアツプ
の状態に、該第２の可逆計数器７をカウントダウ
ンの状態に夫々セツトし、該パルス入力列の第２
パルスによりオフとなり、該第１の可逆計数器６
と該第２の可逆計数器７を共にカウントダウンの
状態にセツトするフリツプフロツプ１を設け、該
パルス入力列の該第２パルスが入力した後、該第
２の可逆計数器７の値が０となつた時点と該第１
の可逆計数器６の値が０となつた時点との間に該
パルス入力列の第３パルスが入力したか否かを判
定することを特徴とするパルス間隔判定回路を提
供することにより達成される。
パルス間隔時間を計数する同一計数値を有する第
１の可逆計数器６と第２の可逆計数器７、該第１
の可逆計数器６と該第２の可逆計数器７に夫々パ
ルス間隔の許容偏差値を初期設定する初期設定回
路８、及び該入力パルス列によりオン／オフを繰
り返し、該パルス入力列の第１パルスによりオン
となり、該第１の可逆計数器６をカウントアツプ
の状態に、該第２の可逆計数器７をカウントダウ
ンの状態に夫々セツトし、該パルス入力列の第２
パルスによりオフとなり、該第１の可逆計数器６
と該第２の可逆計数器７を共にカウントダウンの
状態にセツトするフリツプフロツプ１を設け、該
パルス入力列の該第２パルスが入力した後、該第
２の可逆計数器７の値が０となつた時点と該第１
の可逆計数器６の値が０となつた時点との間に該
パルス入力列の第３パルスが入力したか否かを判
定することを特徴とするパルス間隔判定回路を提
供することにより達成される。
(e) 発明の実施例
以下本発明の実施例を図面によつて詳述する
が、其の前に本発明に於いて使用する可逆計数器
に就いて説明する。
が、其の前に本発明に於いて使用する可逆計数器
に就いて説明する。
第１図は可逆計数器のブロツク図で、は可逆
計数器のクロツク入力、は可逆計数器のオーバ
ー・フロー又はアンダー・フローを示す出力、
は可逆計数器が増加モードか、減少モードかを指
示する入力端子である。
計数器のクロツク入力、は可逆計数器のオーバ
ー・フロー又はアンダー・フローを示す出力、
は可逆計数器が増加モードか、減少モードかを指
示する入力端子である。
第２図は第１図の可逆計数器のタイム・チヤー
トである。第２図のｂ図の様なクロツクが印加す
ると可逆計数器の計数値はａ図の様に増加する
が、第１図の端子に第２図のｃ図の様に減少モ
ードを指示する信号が入ると、第１図のａ図の様
に計数モードが変わる。又可逆計数器がオーバ
ー・フロー又はアンダー・フローする時は、第２
図のｄ図の様に信号を発生する。
トである。第２図のｂ図の様なクロツクが印加す
ると可逆計数器の計数値はａ図の様に増加する
が、第１図の端子に第２図のｃ図の様に減少モ
ードを指示する信号が入ると、第１図のａ図の様
に計数モードが変わる。又可逆計数器がオーバ
ー・フロー又はアンダー・フローする時は、第２
図のｄ図の様に信号を発生する。
第３図は本発明の一実施例を示す図で、図中、
１は入力パルス間隔の基準と測定の時間を決定す
るJK形フリツプ・フロツプ、２は出力情報を保
つＤ形フリツプ・フロツプ、３は正の偏差値より
パルス間隔が越えていることを示すＤ形のフリツ
プ・フロツプ、６は正偏差値が初期設定される可
逆計数器、７は負偏差値が初期設定される可逆計
数器、４は可逆計数器７の計数値を減少命令から
増加命令に切り変えるＤ形フリツプ・フロツプ、
５は次のパルスが偏差値内であるか、否かを決定
するSR形のフリツプ・フロツプ、８は初期設定
値を決める回路、９は判定パルスを決定する
AND回路、１０は反転回路、１１，１２は偏差
値を決定するNAND回路、１３は可逆計数器７
の増加／減少命令を決定するOR回路、１４はク
ロツク信号を禁止する禁止回路を示す。２０は入
力端子、２１はクロツク入力端子、２２は検出出
力端子である。
１は入力パルス間隔の基準と測定の時間を決定す
るJK形フリツプ・フロツプ、２は出力情報を保
つＤ形フリツプ・フロツプ、３は正の偏差値より
パルス間隔が越えていることを示すＤ形のフリツ
プ・フロツプ、６は正偏差値が初期設定される可
逆計数器、７は負偏差値が初期設定される可逆計
数器、４は可逆計数器７の計数値を減少命令から
増加命令に切り変えるＤ形フリツプ・フロツプ、
５は次のパルスが偏差値内であるか、否かを決定
するSR形のフリツプ・フロツプ、８は初期設定
値を決める回路、９は判定パルスを決定する
AND回路、１０は反転回路、１１，１２は偏差
値を決定するNAND回路、１３は可逆計数器７
の増加／減少命令を決定するOR回路、１４はク
ロツク信号を禁止する禁止回路を示す。２０は入
力端子、２１はクロツク入力端子、２２は検出出
力端子である。
第４図は第３図の動作を説明する為のタイム・
チヤートである。
チヤートである。
以下第４図のタイム・チヤートを使用して動作
の説明をする。
の説明をする。
最初のパルス間隔の偏差値をαとする。αの情
報は初期設定値を決める回路８で２進化符号に変
換され、可逆計数器６，７に入力される。JK形
フリツプ・フロツプ１により、入力パルス間隔の
基準と測定が交互に制御され、JK形フリツプ・
フロツプ１の出力が“０”の状態の時に基準を
決定する。可逆計数器６，７の初期値は初期設定
値を決める回路８から同一の内容がJK形フリツ
プ・フロツプの出力が“１”の状態の時で、且
つ入力パルスの立ち上がりの時点に可逆計数器
６，７に入力される。可逆計数器６の計数値は入
力端子２０に次の入力が来るまでαを基点として
増加し続ける。可逆計数器７の計数値はαを基点
として減少し続け、アンダー・フローするとＣ／
ＢからのパルスがＤ形フリツプ・フロツプ４にク
ロツクとして入力する。此のことにより、Ｄ形フ
リツプ・フロツプ４の出力が立下り、可逆計数
器７のアツプ・ダウン切り替え端子Ｕ／Ｄに入力
する。以後可逆計数器７はカウント・アツプして
ゆく。入力端子２０に次の入力が来ると、JK形
フリツプ・フロツプの出力が反転し、二個の可
逆計数器６，７には減少命令が与えられるので、
両方の可逆計数器６，７の計数値は減少する。此
の時可逆計数器７は可逆計数器６よりも先にアン
ダー・フロー信号を出す。可逆計数器７と可逆計
数器６のアンダー・フローの情報間がこの判定回
路に与えられた偏差値になるので、此の時に端子
２０に信号があるか否かを検出する。即ち若し可
逆計数器７がアンダー・フロー信号を出してから
可逆計数器６がアンダー・フロー信号を出すまで
の間に端子２０に信号があれば、パルス間隔は偏
差値内にあることになるので、NAND回路１１
経由でSR形のフリツプ・フロツプ５をセツトし、
Ｄ形フリツプ・フロツプ２をセツトして、偏差値
内にあることを示す出力信号を出す。
報は初期設定値を決める回路８で２進化符号に変
換され、可逆計数器６，７に入力される。JK形
フリツプ・フロツプ１により、入力パルス間隔の
基準と測定が交互に制御され、JK形フリツプ・
フロツプ１の出力が“０”の状態の時に基準を
決定する。可逆計数器６，７の初期値は初期設定
値を決める回路８から同一の内容がJK形フリツ
プ・フロツプの出力が“１”の状態の時で、且
つ入力パルスの立ち上がりの時点に可逆計数器
６，７に入力される。可逆計数器６の計数値は入
力端子２０に次の入力が来るまでαを基点として
増加し続ける。可逆計数器７の計数値はαを基点
として減少し続け、アンダー・フローするとＣ／
ＢからのパルスがＤ形フリツプ・フロツプ４にク
ロツクとして入力する。此のことにより、Ｄ形フ
リツプ・フロツプ４の出力が立下り、可逆計数
器７のアツプ・ダウン切り替え端子Ｕ／Ｄに入力
する。以後可逆計数器７はカウント・アツプして
ゆく。入力端子２０に次の入力が来ると、JK形
フリツプ・フロツプの出力が反転し、二個の可
逆計数器６，７には減少命令が与えられるので、
両方の可逆計数器６，７の計数値は減少する。此
の時可逆計数器７は可逆計数器６よりも先にアン
ダー・フロー信号を出す。可逆計数器７と可逆計
数器６のアンダー・フローの情報間がこの判定回
路に与えられた偏差値になるので、此の時に端子
２０に信号があるか否かを検出する。即ち若し可
逆計数器７がアンダー・フロー信号を出してから
可逆計数器６がアンダー・フロー信号を出すまで
の間に端子２０に信号があれば、パルス間隔は偏
差値内にあることになるので、NAND回路１１
経由でSR形のフリツプ・フロツプ５をセツトし、
Ｄ形フリツプ・フロツプ２をセツトして、偏差値
内にあることを示す出力信号を出す。
又若し可逆計数器７がアンダー・フロー信号を
出してから可逆計数器６がアンダー・フロー信号
を出すまでの間に端子２０に信号がなければパル
ス間隔は偏差値より外れたことになり、端子２０
の信号によりＤ形のフリツプ・フロツプ３をセツ
トして禁止回路１４をインとビツトしてクロツク
を停止し且つSR形のフリツプ・フロツプ５をリ
セツトしてＤ形フリツプ・フロツプ２をリセツト
して偏差値外であることを示す出力信号を端子２
２から出す。
出してから可逆計数器６がアンダー・フロー信号
を出すまでの間に端子２０に信号がなければパル
ス間隔は偏差値より外れたことになり、端子２０
の信号によりＤ形のフリツプ・フロツプ３をセツ
トして禁止回路１４をインとビツトしてクロツク
を停止し且つSR形のフリツプ・フロツプ５をリ
セツトしてＤ形フリツプ・フロツプ２をリセツト
して偏差値外であることを示す出力信号を端子２
２から出す。
以上詳細に説明した様に規則性のあるパルス間
隔について、そのパルス間隔が偏差値内にあるか
否かを判定することが出来る。
隔について、そのパルス間隔が偏差値内にあるか
否かを判定することが出来る。
(f) 発明の効果
以上詳細に説明したように本発明によれば、従
来のパルス間隔判定方式の様にパルス間隔を測定
後、加減演算等をすることなく而も小さい規模の
ハード規模によりパルス間隔の判定が出来ると云
う大きい効果がある。
来のパルス間隔判定方式の様にパルス間隔を測定
後、加減演算等をすることなく而も小さい規模の
ハード規模によりパルス間隔の判定が出来ると云
う大きい効果がある。
第１図は本発明に使用する可逆計数器のブロツ
ク図で、図中は可逆計数器のクロツク入力、
は可逆計数器のオーバー・フロー又はアンダー・
フローを示す出力、は可逆計数器が増加モード
か、減少モードかを指示する入力端子である。 第２図は第１図の可逆計数器のタイム・チヤー
トである。第３図は本発明の一実施例を示す図
で、図中、１は入力パルス間隔の基準と測定の時
間を決定するJK形フリツプ・フロツプ、２は出
力情報を保つＤ形フリツプ・フロツプ、３は正の
偏差値よりパルス間隔が越えていることを示すＤ
形のフリツプ・フロツプ、６は正偏差値が初期設
定される可逆計数器、７は負偏差値が初期設定さ
れる可逆計数器、４は可逆計数器７の計数値を減
少命令から増加命令に切り変えるＤ形フリツプ・
フロツプ、５は次のパルスが偏差値内であるか、
否かを決定するSR形のフリツプ・フロツプ、８
は初期設定値を決める回路、９は判定パルスを決
定するAND回路、１０は反転回路、１１，１２
は偏差値を決定するNAND回路１３は可逆計数
器７の増加／減少命令を決定するOR回路、１４
はクロツク信号を禁止する禁止回路を示す。２０
は入力端子、２１はクロツク入力端子、２２は検
出出力端子である。 第４図は第３図の動作を説明する為のタイム・
チヤートである。
ク図で、図中は可逆計数器のクロツク入力、
は可逆計数器のオーバー・フロー又はアンダー・
フローを示す出力、は可逆計数器が増加モード
か、減少モードかを指示する入力端子である。 第２図は第１図の可逆計数器のタイム・チヤー
トである。第３図は本発明の一実施例を示す図
で、図中、１は入力パルス間隔の基準と測定の時
間を決定するJK形フリツプ・フロツプ、２は出
力情報を保つＤ形フリツプ・フロツプ、３は正の
偏差値よりパルス間隔が越えていることを示すＤ
形のフリツプ・フロツプ、６は正偏差値が初期設
定される可逆計数器、７は負偏差値が初期設定さ
れる可逆計数器、４は可逆計数器７の計数値を減
少命令から増加命令に切り変えるＤ形フリツプ・
フロツプ、５は次のパルスが偏差値内であるか、
否かを決定するSR形のフリツプ・フロツプ、８
は初期設定値を決める回路、９は判定パルスを決
定するAND回路、１０は反転回路、１１，１２
は偏差値を決定するNAND回路１３は可逆計数
器７の増加／減少命令を決定するOR回路、１４
はクロツク信号を禁止する禁止回路を示す。２０
は入力端子、２１はクロツク入力端子、２２は検
出出力端子である。 第４図は第３図の動作を説明する為のタイム・
チヤートである。
Claims (1)
- １ パルス入力列のパルス間隔時間を計数する同
一計数値を有する第１の可逆計数器６と第２の可
逆計数器７、該第１の可逆計数器６と該第２の可
逆計数器７に夫々パルス間隔の許容偏差値を初期
設定する初期設定回路８、及び該入力パルス列に
よりオン／オフを繰り返し、該パルス入力列の第
１パルスによりオンとなり、該第１の可逆計数器
６をカウントアツプの状態に、該第２の可逆計数
器７をカウントダウンの状態に夫々セツトし、該
パルス入力列の第２パルスによりオフとなり、該
第１の可逆計数器６と該第２の可逆計数器７を共
にカウントダウンの状態にセツトするフリツプフ
ロツプ１を設け、該パルス入力列の該第２パルス
が入力した後、該第２の可逆計数器７の値が０と
なつた時点と該第１の可逆計数器６の値が０とな
つた時点との間に該パルス入力列の第３パルスが
入力したか否かを判定することを特徴とするパル
ス間隔判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20304482A JPS5992360A (ja) | 1982-11-19 | 1982-11-19 | パルス間隔判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20304482A JPS5992360A (ja) | 1982-11-19 | 1982-11-19 | パルス間隔判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992360A JPS5992360A (ja) | 1984-05-28 |
| JPS6338101B2 true JPS6338101B2 (ja) | 1988-07-28 |
Family
ID=16467411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20304482A Granted JPS5992360A (ja) | 1982-11-19 | 1982-11-19 | パルス間隔判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992360A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2657737B1 (fr) * | 1990-01-26 | 1995-08-25 | Renault | Dispositif logique de filtrage d'impulsions electriques. |
-
1982
- 1982-11-19 JP JP20304482A patent/JPS5992360A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5992360A (ja) | 1984-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355279A (en) | Means and method for velocity decoding | |
| US3928797A (en) | Circuit for converting a frequency into a binary number | |
| RU2210785C2 (ru) | Цифровой частотомер | |
| US4454470A (en) | Method and apparatus for frequency measurement of an alternating current signal | |
| JPS5992360A (ja) | パルス間隔判定回路 | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JPH0614525Y2 (ja) | ビツト同期検出回路 | |
| JPS58173917A (ja) | Ａ／ｄ変換器 | |
| JPH0362051B2 (ja) | ||
| JPH0116004Y2 (ja) | ||
| JP2824080B2 (ja) | 周期計測回路 | |
| JPS62214367A (ja) | パルス時間測定回路 | |
| JPS62259101A (ja) | 速度演算方式 | |
| SU1386935A1 (ru) | Устройство дл определени отклонений частоты от номинального значени | |
| JPS6249938B2 (ja) | ||
| SU1231595A1 (ru) | Цифровой умножитель частоты периодических сигналов | |
| SU807325A1 (ru) | Устройство дл определени знакапЕРВОй пРОизВОдНОй | |
| JPH0530216B2 (ja) | ||
| JPS5931405A (ja) | 変位の計数回路 | |
| JPS60119674A (ja) | 磁気カ−ド読み取り制御装置 | |
| JPS63152214A (ja) | パルス信号のノイズ除去回路 | |
| JPH05203657A (ja) | 回転速度計測装置 | |
| JPS63133066A (ja) | 速度検出方法 | |
| JPH0323719A (ja) | Ａ／ｄ変換方法 |