JPS5931405A - 変位の計数回路 - Google Patents
変位の計数回路Info
- Publication number
- JPS5931405A JPS5931405A JP57141631A JP14163182A JPS5931405A JP S5931405 A JPS5931405 A JP S5931405A JP 57141631 A JP57141631 A JP 57141631A JP 14163182 A JP14163182 A JP 14163182A JP S5931405 A JPS5931405 A JP S5931405A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- circuit
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/245—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains using a variable number of pulses in a train
- G01D5/2451—Incremental encoders
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は可逆的なアナログ変位量を位相の異る２つのデ
ィジタル信号に変換し、その信号から変（１を計数する
回路に関するものである。
ィジタル信号に変換し、その信号から変（１を計数する
回路に関するものである。
（従来の構成とその問題点）
従来可逆的なアナログ変位量を計数するには、アンプク
ロック、ダウンクロックの端子を持つカウンタに２信号
を入力していたが、往復運動や微振動を繰返したり、１
だ有接点の場合はチャタリンダを起すため、正確な泪数
を行えない欠点があった。
ロック、ダウンクロックの端子を持つカウンタに２信号
を入力していたが、往復運動や微振動を繰返したり、１
だ有接点の場合はチャタリンダを起すため、正確な泪数
を行えない欠点があった。
（発明の目的）
本発明はこれらの欠点を除去し簡単な回ＭＫより計数を
行なえるようにしたものである。
行なえるようにしたものである。
（発明の構成）
第１図は本発明の一実施例の具体的回路構成を示すもの
で、ｌはインバータ、２はエクスクル−シブオア回路、
３及び４はＤフリツプフロツプ回路、５はアップ・ダウ
ンモード付の加減カウンタ、Ａ、＋３又はＢ′は入力を
示す。
で、ｌはインバータ、２はエクスクル−シブオア回路、
３及び４はＤフリツプフロツプ回路、５はアップ・ダウ
ンモード付の加減カウンタ、Ａ、＋３又はＢ′は入力を
示す。
第２図は本発明の回路に適用される入力信号を示し、信
号Ｂと１１’は位相（方向）が反転しており、信号Ａと
信号Ｂ又はＢ′の位相角θは、Ｏ〈０〈９０度、である
。
号Ｂと１１’は位相（方向）が反転しており、信号Ａと
信号Ｂ又はＢ′の位相角θは、Ｏ〈０〈９０度、である
。
第３図は入力信号により変化する各部のタイミングチャ
ートである。
ートである。
（実施例の説明）
本発明は信号ＡとＢ又はＢ′の入力があった場合、Ｄフ
リップフロラプ回路４のＡ（Ａの反転入力）の立上り（
への立下り）のエツジで信号Ｂ又ハＢ’ノＨ（ハイレベ
ル）かＬ（ロウレベル）カを判定し、０７９２１７０７
１回路のＱ出力をアンプ・ダウンモード付の加減カウン
タ５のＤＷ／ＬＴＰモード端子に入力する、即ち第２図
の信号Ａ、Ｂ。
リップフロラプ回路４のＡ（Ａの反転入力）の立上り（
への立下り）のエツジで信号Ｂ又ハＢ’ノＨ（ハイレベ
ル）かＬ（ロウレベル）カを判定し、０７９２１７０７
１回路のＱ出力をアンプ・ダウンモード付の加減カウン
タ５のＤＷ／ＬＴＰモード端子に入力する、即ち第２図
の信号Ａ、Ｂ。
ビの関係がＡ−Ｂであればアップモード、Ａ−Ｂ’であ
ればダウンモードとなる。壕だ、信号Ａの立上りで０７
９２１７０７１回路３の出力ＱはＬとなり、Ｂ又はＢ′
とＤフリンブフロソプ回路４のＱ出力とを入力とするエ
クスクル−シブオア回路２よりのクリア信号（ＣＬ）に
よりＨとなってカウントする。ここでエクスクル−シブ
オア回路２は信号Ｂ又はＢ′に拘わらず、０７９２１７
０７１回路３のクリア信号端子ＣＬには信号Ｂ′の位相
の状態が入力され、信号Ａの立上り時にけ０７９２１７
０７１回路３はクリア解除され（チャタリング発生時は
除く）、ＬからＨ（信号Ｂのとき）、Ｈからしく信号Ｂ
′のとき）になるときクリア状態となる。
ればダウンモードとなる。壕だ、信号Ａの立上りで０７
９２１７０７１回路３の出力ＱはＬとなり、Ｂ又はＢ′
とＤフリンブフロソプ回路４のＱ出力とを入力とするエ
クスクル−シブオア回路２よりのクリア信号（ＣＬ）に
よりＨとなってカウントする。ここでエクスクル−シブ
オア回路２は信号Ｂ又はＢ′に拘わらず、０７９２１７
０７１回路３のクリア信号端子ＣＬには信号Ｂ′の位相
の状態が入力され、信号Ａの立上り時にけ０７９２１７
０７１回路３はクリア解除され（チャタリング発生時は
除く）、ＬからＨ（信号Ｂのとき）、Ｈからしく信号Ｂ
′のとき）になるときクリア状態となる。
次に第３図に示すように、チャタリングがあり、破紳部
で位相が反転する場合を考えると、信号Ｂ又はＢ′の立
上り又は立下り−でチャタリングが発生しても、加減カ
ラ／り５のクロック端子ＣＬＫ及びＤＷ／ｕｐモード端
子は信号への立上り又は立下りで変化するだめ関係ない
。
で位相が反転する場合を考えると、信号Ｂ又はＢ′の立
上り又は立下り−でチャタリングが発生しても、加減カ
ラ／り５のクロック端子ＣＬＫ及びＤＷ／ｕｐモード端
子は信号への立上り又は立下りで変化するだめ関係ない
。
また信号Ａが立上りでチャタリングを発生した場合は、
最初のチャタリングの立上りでクロック端子ＣＬＫ Ｕ
Ｈになり、立下りで端子ＤＷ／ＵＰがＨになるためク
リア信号端子ＣＬ ｌｉＬとなり、クロック端子ＣＬＫ
はＬとなる。ここでチャタリングが続いてもクリア信号
端子ＣＬがＬのためクロック端子にはタロツクを】発し
か発生しない。また信号Ａの立下りでチャタリングが発
生しても、最初のチャタリンクの立下りでＤＷ／ＵＰ端
子はＬになるため、クリア信号端子ＣＩ７はＬとなりク
ロックは発生しない。
最初のチャタリングの立上りでクロック端子ＣＬＫ Ｕ
Ｈになり、立下りで端子ＤＷ／ＵＰがＨになるためク
リア信号端子ＣＬ ｌｉＬとなり、クロック端子ＣＬＫ
はＬとなる。ここでチャタリングが続いてもクリア信号
端子ＣＬがＬのためクロック端子にはタロツクを】発し
か発生しない。また信号Ａの立下りでチャタリングが発
生しても、最初のチャタリンクの立下りでＤＷ／ＵＰ端
子はＬになるため、クリア信号端子ＣＩ７はＬとなりク
ロックは発生しない。
このように、どのよ゛うな入力が入っても加減カウンタ
５の人力には常に変位４１１に従って１Ｆ確なカウント
１直を入力する。
５の人力には常に変位４１１に従って１Ｆ確なカウント
１直を入力する。
（発明の効果）
本発明は一方の相（Ａ）の立下り（又は立上り）時に他
の相（Ｂ又はＢ’）の状態を検出するＤフリノプフｒ：
１７プ回路と、一方の相（Ａ）の立上り（又は立下り）
時にセットし、他相Ｂ又はＢ′の状態によりリセットす
るフリンプフロノプ回路の出力とを、アップ・ダウンモ
ード付の加減カラ／りのアップ。
の相（Ｂ又はＢ’）の状態を検出するＤフリノプフｒ：
１７プ回路と、一方の相（Ａ）の立上り（又は立下り）
時にセットし、他相Ｂ又はＢ′の状態によりリセットす
るフリンプフロノプ回路の出力とを、アップ・ダウンモ
ード付の加減カラ／りのアップ。
ダウンモード人力及びクロック入力にそれぞれ入れて計
数を行うもので、一方の相＜Ａ）の立上り又は立下りに
よりアップ・ダウンモードの検出及びクロックのセント
、他相Ｂ又はＢ′によりクロックのリセットを行うこと
により、往復運動や微振動の繰返し、又はチャタリング
などによっても正確な測定を行うことができ、まだ、ア
ップ・ダウンモード付の加減カウンタを使用しているだ
め、アンプクロック、ダウンクロック付の加減カウンタ
と比較するとクロックの整形が１つで済み、回路構成が
簡単になる利点がある。
数を行うもので、一方の相＜Ａ）の立上り又は立下りに
よりアップ・ダウンモードの検出及びクロックのセント
、他相Ｂ又はＢ′によりクロックのリセットを行うこと
により、往復運動や微振動の繰返し、又はチャタリング
などによっても正確な測定を行うことができ、まだ、ア
ップ・ダウンモード付の加減カウンタを使用しているだ
め、アンプクロック、ダウンクロック付の加減カウンタ
と比較するとクロックの整形が１つで済み、回路構成が
簡単になる利点がある。
以上説明したように、本発明は簡単な回路構成で微振動
やチャツタリンクに拘わらず止面な変ｆ）′Ｌ量、を割
数することができる実用的な回路である。
やチャツタリンクに拘わらず止面な変ｆ）′Ｌ量、を割
数することができる実用的な回路である。
第１図は本発明の一実施例の１体的回路構成を示す図、
第２図は未発明の回路に適用される入力信号の一例を示
す図、第３図は入力信号により変化する第１図の各部に
おけるタイミングチャートを示す。 １ ・・・・・ インバータ、 ２・・・・・・ エク
スクル−シブオア回路、３，４ ・・・・・ ０７９
２１７０７１回路、 ５・・・・・・・・アップ・ダウ
ンモード付の加減カウンタ。 第１図 第２図 第３図
第２図は未発明の回路に適用される入力信号の一例を示
す図、第３図は入力信号により変化する第１図の各部に
おけるタイミングチャートを示す。 １ ・・・・・ インバータ、 ２・・・・・・ エク
スクル−シブオア回路、３，４ ・・・・・ ０７９
２１７０７１回路、 ５・・・・・・・・アップ・ダウ
ンモード付の加減カウンタ。 第１図 第２図 第３図
Claims (1)
- アナログ変ず１′Ｌする級測定物体より、方向によって
信相の異なる２相のディジタル信号Ａ−Ｒ又はＡ−１１
，’（但しＡはクロック用の相、Ｂ又はＢ′は他方の相
）を入力とし、クロック用の相Ａの立下り（又は立上り
）時に他方の相Ｂ又はＢ′の状態を検出するＤフリップ
フロラプ回路と、クロック用の相Ａの立上り（又は立下
り）時にセ、トシ、他方の相Ｂ又はＢ′の状態によりリ
セットするＤフリップフロラプ回路と、アップ・ダウン
モード端子とクロック端子とを有するアップ・ダウンモ
ード付の加減カウンタとを有し、上記２個のＤフリップ
フロラ１回路の前者及び後者の出力をそれぞれ上記アッ
プ・ダウンモード付の加減カウンタのアップ°ダウンモ
ード端子及びクロック端子に入力するようにしたことを
特徴とする変位の計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141631A JPS5931405A (ja) | 1982-08-17 | 1982-08-17 | 変位の計数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141631A JPS5931405A (ja) | 1982-08-17 | 1982-08-17 | 変位の計数回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5931405A true JPS5931405A (ja) | 1984-02-20 |
| JPH0342405B2 JPH0342405B2 (ja) | 1991-06-27 |
Family
ID=15296526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57141631A Granted JPS5931405A (ja) | 1982-08-17 | 1982-08-17 | 変位の計数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931405A (ja) |
-
1982
- 1982-08-17 JP JP57141631A patent/JPS5931405A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342405B2 (ja) | 1991-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868266B2 (ja) | 信号位相差検出回路及び信号位相差検出方法 | |
| JPS5931405A (ja) | 変位の計数回路 | |
| US4453157A (en) | Bi-phase space code data signal reproducing circuit | |
| JPH0133052B2 (ja) | ||
| JPS63253220A (ja) | 回転角計測装置 | |
| JP2791906B2 (ja) | カウンタ装置 | |
| JP2868351B2 (ja) | 遅延時間測定回路 | |
| JPS6010355A (ja) | 中央処理装置の使用率測定方式 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JP2972447B2 (ja) | データ転送回路 | |
| JPS62280656A (ja) | パルス発生器 | |
| JPH063471Y2 (ja) | マイクロコンピュ−タ | |
| JPH0234613Y2 (ja) | ||
| JPH0318950Y2 (ja) | ||
| JPS639687B2 (ja) | ||
| JPS6338101B2 (ja) | ||
| JPH04347925A (ja) | パワーオンリセット回路 | |
| JPS6087518A (ja) | 単安定発振装置 | |
| JPH0344210A (ja) | タイミングパルス発生回路 | |
| JPS58175469U (ja) | 位相差測定装置 | |
| JPS6140085U (ja) | ダイヤルパルス受信回路 | |
| JPH03149919A (ja) | 周波数逓倍回路 | |
| JPS61144931A (ja) | 逓倍サンプリング回路 | |
| JPS6114531B2 (ja) | ||
| JPS6221080A (ja) | Ａｃ特性測定回路 |