JPS6338251A - Ｃｍｏｓ集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、ＣＭＯＳ集積回路に関し、詳しくはトレン
チ（溝）により絶縁されたｃｒｖｏｓ集積回路１’ｌ） に関する。

〈発明の背景〉 ＣＭＯＳ集積回路には、単結晶シリコンの基板の一方の
主表面内に、かつ、この主表面に沿って形成されたＰ型
ＭＯ８）ランジスタ及びＮ型ＭＯ８）ランジスタと、所
望の回路構成にトランジスタを電気的に相互に接続する
導体とが含まれる。一般に、トランジスタは、基板の主
表面に沿ってトランジスタ相互間に伸延する例えば酸化
シリコンのような絶縁物質の領域によシ、互いに絶縁さ
れている。

この絶縁領域を形成するのに用いられている方法の１つ
では、絶縁領域が形成される場所以外の１板の表面に酸
化マスキング層を形成する。次に、基板が酸化性雰囲気
中で加熱され、基板表面の露出した部分が酸化されて、
絶縁領域が形成される。

しかし、この絶縁領域形成方法には、特に絶縁領域相互
間に非常に狭い活性領域を形成する際に、酸化物層がマ
スキング層の端部で切り立った形に形成されず、マスキ
ング層の端部の下へ伸延して「鳥のくちばし」の形にな
るという欠点がある。

これにより、ＭＯＳ）ランジスタが形成される活性領域
の幅が狭くなる。

最近開発されたもう１つの絶縁領域形成技法では、基板
中に溝、即ち、トレンチをエツチングによって形成し、
そのトレンチに絶縁物質を充填する。トレンチの側壁は
一般に酸化されて、そこに酸化シリコンの薄す層が形成
され、残ったトレンチ部分にはガラス或いはプラスチッ
クのような絶縁物質が充填される。ＭＯ８集積回路を形
成するには、トレンチの両側にある活性領域が、そこに
何型のＭＯ８集積回路を形成するかによってＰ型或いは
Ｎ型の何れかの導電形式変換体でドープされる。

ＣＭＯＳ集積回路を形成するには、トレンチの一方の側
にある活性層がＰｉにドープされ、トレンチの他方の側
にある活性層はＮ型にドープされる。

しかし、このトレンチ絶縁技法の問題点は、トレンチの
側壁に形成された酸化物層により、シリコン基板と酸化
物層上の界面に界面トラップが正の電荷の形で生じる点
である。これは、Ｎ型にドープされた活性領域に形成さ
れるＰ型ＭＯＳトランジスタの場合には問題にならない
。しかし、Ｐ型にドープされた活性領域に形成されるＮ
型Ｍｏ５ｔ・ランジスタの場合には、表面空乏領域がト
レンチの側面に沿って生じることがあり、これがトラン
ジスタに悪影響を及ぼす。

〈発明の概要〉 ＣＭＯＳ集積回路装置は、主表面を有する単結晶シリコ
ンの基板を含み、その主表面には絶縁物質で満たされた
トレンチが形成されている。Ｐ導電型の領域が、上記基
板中に設けられ、上記主表面からトレンチの一方の側面
に沿ってトレンチの深さよりも更に深い所まで伸延して
いる。また、Ｎ導電型の領域が、上記基板中に設けられ
、上記主表面からトレンチの他方の側面に沿ってトレン
チの深さよりも更に深い所まで伸延して上記Ｐ型領域に
接している。更に、上記各領域には個々にＭＯＳトラン
ジスタが設けられている。

〈実施例の詳細な説明〉 第１図にｌｄ、この発明を実施したトレンチにより絶縁
されたＣＭＯＳ集積回路装置１０の構成が示されている
。この集積回路装置１０は、一対の対向する主表面１４
及び１６を持つ罹結晶シリコン基板１２を含んでいる。

基板１２は、Ｎ型或いはＰ型の導電型であシ、約５Ω−
（７）よシ大きな比較的高い抵抗を持つことが望ましい
。基板１２の主表面１６には複数の溝、即ち、トレンチ
１８が形成されている。トレンチ１８は主表面１６に沿
って基板１２中に離間された領域を形成し、この領域に
活性装置、即ち、ＭＯＳトランジスタが形成される。ト
レンチ１８は、離間して平行に伸延していてもよいし、
閉路をなすように伸延していてもよい。トレンチ１８の
側壁２ｏは実質的に垂直、即ち、主表面１６と直角を成
している。熱成長シリコン酸化物の薄い層２２が、トレ
ンチ１８の側壁２０及び底部表面２４を覆って形成され
ている。絶縁物質２６が、トレンチ１８の残りの容積を
満たしている。絶縁物質２６は、酸化シリコン、窒化シ
リコン、燐珪酸ガラス（ｐｈｏｓｐｈｏｒｕｓ　ｓｉｌ
ｉｃａｔｅｇｌａｓｓ　）或いは硼燐珪酸ガラｙ、　（
ｂｏｒｏｎ　ｐｈｏｓｐｈｏｒｕｓｓｉｌｉｃａｔｅ　
　ｇｌａｓｓ　）のようなガラス、又は、ポリイミドの
ようなプラスチックであってよい。

トレンチ１８の一方の対相互間は一方の導電型、例えば
、Ｐ型の領域２８であり、トレンチ１８の他方の対相互
間は逆の導電型、例えばＮ型の領域３０である。領域２
８と３０は、主表面１６から基板１２の中へ、トレンチ
１８の深さよりも深い所Ｋまで伸延して、トレンチ１８
の底部２４の下で互いに接している。領域２８と３０は
、ＭＯＳ）ランジスタが形成されるＰ型ウェル及びＮ型
ウェルを形成する。このウェル２８と３０は、基板１２
中に同じ深さで伸延しているよう示されてｈるが、これ
ら両方がトレンチ１８の底部２４よりも下方に伸延して
互いに接してさえいれば、異なる深さで伸延していても
よい。

各Ｐウェル２８の基板表面１６には、導電率が高く導電
型がＮ型である互いに離間された一対の領域３２が形成
されている。これら領域３２はＭＯＳトランジスタのソ
ース及びドレン領域を形成し、また領域３２相互間にあ
るＰウェル２８の部分２８ａはそのトランジスタのチャ
ンネル領域になっている。各Ｎウェル３０の基板表面１
６には、導電率が高く導電型がＰ型である互いに離間さ
れた一対の領域３４が形成されている。領域３４はＭＯ
Ｓ）ランジスタのソース及びドレンを形成していて、領
域３４相互間にあるウェル３０の部分３０ａはこのトラ
ンジスタのチャンネル領域になっている。シリコン酸化
物の薄い陥３６が基板表面１６上に形成されてお沙、チ
ャンネル領域２８ａ及び３０ａ上に伸延して各ＭＯ８）
ランジスタのゲート酸化物を形成している。導電性の多
結晶シリコンのストライプ３８か、チャンネル領域２８
ａの各々を覆ったシリコン酸化物層３６上にあり、ウェ
ル２８に形成されたＭＯＳ）ランジスタのゲートを形成
している。導電性の多結晶シリコンのストライプ４０が
、チャンネル領域３０ａを覆ったシリコン酸化物層３６
上にあり、ウェル３０に形成されたＭＯＳトランジスタ
のゲートを形成している例えばガラスのような絶縁物質
の層４２が、シリコン酸化物層３６及びゲート３８と４
０を覆っている。この絶縁層４２は、燐珪酸ガラス或い
は硼燐珪酸ガラスであってよい。接触用開口４４が、絶
縁層４２及びシリコン酸化物層３６を貫通して、トラン
ジスタのソース及びドレン領域３２と３４［達している
。相互接続体４６かこの接触用開口４４を通ってソース
及びドレン領域３２と３４にまで伸延しかつ絶縁層４２
上に広がって所望の回路構成が得られるようにそれぞれ
のトランジスタを相互接続している。相互接続体４６は
、例えば金属或いはドープされた多結晶シリコンのよう
な導電性物質から成る。

第１図に示された集積回路装置１０の製造方法の１つが
第２ａ図乃至第２ｅ図に示されている。第２ａ図に示さ
れるように、単結晶シリコンの基板１２の表面１６土に
シリコン酸化物の薄いＮ４８か形成される。

このシリコン酸化物層４８は、表面１６を例えば水蒸気
のような酸化性雰囲気にさらし、基板１２をシリコン酸
化物層４８が表面１６上に成長する温度、一般的に約９
００°Ｃにまで加熱することによって形成される。次に
、シリコン酸化物層４８上にホトレジストの層５０を形
成し、標準的な写真）Ｖ−版技術を用いてこのホトレジ
スト層５０に、溝すなわちトレンチ１８が形成される基
板表面１６の領域上に位竹する開口５１を設ける。第２
ｂ図に示されるように、ホトレジスト層５０中の開口５
１により露出したシリコン酸化物層４８の部分が取り除
かれ、トレンチ１８がエツチングによシ基板１２中に形
成される。トレンチ１８は、基板１２をプラズマ中で異
方性エツチングすることにより形成できる。次に、ホト
レジスト層５０が適当な溶剤を用いて取シ除かれ、酸化
物層４８も適当なエツチング剤を用いて取り除かれる。

次に、第２ｃ図に示されるように１基板１２が再び酸化
性雰囲気中で加熱されて、トレンチ１８の側壁と底部に
シリコン酸化物の薄い層２２が形成され、基板表面１６
にシリコン酸化物の薄い層５２が形成される。例えば燐
珪酸ガラス或いは硼燐珪酸ガラスのようなりフロー・ガ
ラスの層５４が、シリコン酸化物層５２上に被着され、
かつ、トレンチ１８内にもこれを完全に満たすように被
着される。ガラス層５４は、加熱されて流動し、滑らか
な表面を得る。

次に、例えばホトレジスト或いはポリイミドの平面化層
５６が、リフロー・ガラス層５４上全体に亘って形成さ
れる。平面化層５６は、その上側表面が平坦になるよう
な厚さである。基板１２は、次に、媒体中でプラズマ・
エツチングを施され、平面化層５６の材料とりフロー・
ガラス層５４とは実質的に同じ速度でエツチングされる
。このエツチングは、シリコン酸化物層５２が完全に取
シ除かれるまで行われる。これによシ、Ｆ２ｄ図に示す
ように表面１６が露出し、トレンチ１８は、その表面が
基板表面１６と共に平面を形成する絶縁物質２６で満た
された状態となる。

次に、基板表面１６を覆ってホトレジスト層が形成され
、標準的な写真平版技術により、１つおきのトレンチ１
８相互間にある基板表面１６の部分が露出するように特
定される。次に、例えばＮ導電型用の燐のような一方の
導電型用の導電形式変換体が基板１２の露出した表面部
分に注入され、第２ｄ図に示されるように、高濃度にド
ープされたＮ導電型の浅い領域５８が形成される。次に
、上記ホトレジスト層が取り除かれ、別のホトレジスト
層６０が基板表面１６に形成され、第２ｄ図に示される
ように、基板表面１６の他方の１′：）おきの部分が露
出するように特定される。次に、例えばＰ導電型用の硼
素のよう々他方の導電型用の導電形式変換体のイオｒ］
ｎ） ンが基板表面１６の露出した表面部分に埋め込まれて、
基板１２にＰ導電型の高濃度の浅め領域６２が形成され
る。次に、基板１２は加熱されてこれら導電形式変換体
が基板内部へ拡散し、第２ｅ図に示されるようにウェル
２８及び３０が形成される。これら導電形式変換体が基
板１２内部のトレンチ１８の底部よりも下に拡散すると
、互いに接するまでトレンチの下で横方向妃も拡散する
。

次に、ＭＯＳトランジスタか周知の技術でウェル２８及
び３０に形成される。例えば、基板表面１６を高温度で
水蒸気にさらすことによシゲート酸化物層３６が基板表
面コー６上に成長する。次に、多結晶シリコンの層が、
酸化物層３６上如被着され、ウェル２８と３０の土建ゲ
ート３８と４０をなすように成形される。

次に、ホトレジストの層が一方の組のウェル例えばウェ
ル３０上に形成され、ウェル２８の導電型と反対の例え
ばＮ導電型用の燐のような導電形式変換体が酸化物層３
６を介してウェル２８内に注入されて、ソース及びドレ
ン領域３２が形成される。次に、上記ホトレジストがウ
ェル３０から取シ除かれ、別のホトレジスト層がウェル
２８の各々の上に形成される。そして、ウェル３０の導
電型と反対の例えば１）導電型用の硼素のような導電形
式変換体が酸化物層３６を介してウェル３０内に注入さ
れてソース及びドレン領域３４が形成される。このホト
レジスト層が取り除かれた後、絶縁層４２が酸化物層３
６及びゲート３８と４０上を覆って形成される。次に、
ホトレジスト層が、絶縁層４２上如設はられ、接触用開
口４４が形成される絶縁層４２の領域上に開口を持つよ
うに成形される。次に、絶縁層４２がエツチングされて
、接触用開口４４が形成される。このホトレジストが取
り除かれた後、一般にはりフロー・ガラスである絶縁層
４２は加熱されて再流動し、接触用開口４４の縁が滑ら
かＫなる。相互接続層４６を形成する材料の層が絶縁層
４２土と接触用開口４４内に形成される。次に、この相
互接続層４６は、様々の相互接続体をｈすように成形さ
れる。

第３ａ図乃至第３ｇ図には、第１図に示されたトレンチ
により絶縁されるＣＭＯＳ集積回路を製造するこの発明
の別の方法の段階が示されている。第３ａ図に示される
ように、何れかの導電型の単結晶シリコンの基板１１２
が、その主表面に沿って、例えばＰ型のようなある導電
型の互いに離間された複数のウェル領域１２８と、これ
らウェル領域１２Ｂの間でこれらに接している例えばＮ
型のような反対の導電型のウェル領域１３０とを持つよ
うに形成されて込る。ウェル領域１２８及び１３０は、
周知技術により形成され、例えば、ウェル領域１３０が
形成される基板表面１１６の部分上にホトレジスト層を
設け、硼素のようなＰ型用の導電形式変換体を基板表面
１１６の露出した領域に注入することによシ形成される
。次に、上記ホトレジスト層が取り除かれ、別のホトレ
ジスト層がＰ型領域上の基板表面１１６上に設けられ、
燐のようなＮ型用の導電形式変換体が基体表面１１６の
露出した領域内に拡散させられるか或いは注入される。

次に、基板１１２が加熱されて導電形式変換体が基板１
１２内で拡散し、ウェル領域１２８及び１３０が形成さ
れる。ウェル領域１２８及び１３０の深さは、基板１１
２中に形成されるトレンチの深さよりも深い。

次に、酸化シリコンの薄い層１４８が、例えば、基板表
面１１６を高温度の水蒸気にさらすことによシ、基板表
面１１６上に成長させられる。次いで、窒化シリコンの
層１４９が、酸化シリコン層１４８上に形成される。こ
れは、例えば、酸化シリコン層１４８をシランとアンモ
ニアの混合物にさらし、基板１１２を、その気体混合物
が分解して、酸化シリコン層１４８上に堆積する窒化シ
リコンを形成する温度Ｋまで加熱することにより行われ
る。層１４９は、窒化シリコンの代りに、燐で高濃度に
ドープされた多結晶シリコンから成る層であってもよい
。

ホトレジストの層１５０が、窒化シリコン層１４９土に
これを覆って形成され、標準内々写真平版技術により、
トレンチが形成される基板表面１１６の領域上に開口１
５２が形成される。次に、窒化シリコン層１４９の露出
した領域が、異方性プラズマ・エツチング処理によって
最初に取り除かれ、次に窒化シリコン層１４９の露出し
た領域の下にある酸化シリコン層１４８の部分、その下
にある基板１１２の部分の順でこれらが取り除かれて、
トレンチ１１８が形成される。トレンチ１１８のエツチ
ングは、ウェル１２８及び１３０の深さよりも浅く行わ
れる。

欠如、ホトレジスト層１５０が適当な溶剤により取シ除
かれ、この装置は焼成されてトレンチ１１８の側壁中の
プラズマ・エツチング処理によって生じた傷が取り除か
れる。これは、まずトレンチ１１８の側壁を約８００’
Ｃ乃至９００’Ｃの温度で水蒸気にさらすことにより、
トレンチ１１８の表面に酸化シリコンの薄い層を成長さ
せることによって行なわれる。次に、この装置が窒素或
いはアルゴンのような不活性気体中で１０００℃と１２
００°Ｃの間の温度で熱処理される。この焼成処理の後
、酸化シリコンの厚す層１２２が、第３ｂ図に示される
よう姉、トレンチ１１８の表面に成長させられる。

第３ｃ図に示されるように、リフロー・ガラス層１５４
が、窒化シリコン層１４９上とトレンチ１１８内とたこ
のトレンチ１１８を完全に満した状態で形成される。次
に、ガラス層１５４が加熱されて流動し、滑らかな表面
を持つようになる。しかし、トレンチ１１８の上に位置
するガラス層１５４の表面には、大きさがトレンチ１１
８の幅に従って変わる窪みが生じる。次Ｋ、第３ｄ図に
示すように、ホトレジスト層１５５が、ガラス層１５４
上に設けられ、標準的な写真平版技術によりトレンチ１
１８相互間にある基板表面１１６の部分の真上に位置す
る開口１５ワが形成される。これは、例えばホトレジス
ト層１５０Ｋ　）　Ｌ’　ンｆ　１１８の位置を定める
ための開口１５２ヲ形成するのに用いられたマスクと正
反対のマスクを用いて開口１５ワを定めることにょシ行
われる。

また、ホトレジスト層１５５に逆の型のホトレジスト材
料を用いることにより、ホトレジスト層１５０中に開口
１５２を形成するのに用いた同じマスクを用いることも
できる。

第３ｅ図に示すように、平面化層１５６がホトレジスト
層１５５上と、この層の開口１５７内にあるガラス層１
５４の露出した領域全体に亘って設けられる。

平面化層１５６の材料は、ポリイミドのような樹脂でも
よいが、ホトレジスト材料であることが重重しい。平面
化層１５６は、表面が平坦であるような厚さを持つ。次
に、平面化層１５６は媒体中で非選択的等方性プラズマ
・エツチング処理され、平面化層１５６の材料、ホトレ
ジスト層１５５およびガラス層１５４が実質的に一様な
速度でエツチングされる。このエツチングは、ｉｆｆ図
に示すようＫ、窒化シリコン層１４９が露出するまで行
われる。次に窒化シリコン層１４９が、例えば熱燐酸の
ような適当なエツチング剤によシ取シ除かれる。次に、
窒化シリコン層１４９が取シ除かれたことＫより露出し
た酸化シリコン層１４８が、例えば緩衝液で処理された
弗化水素酸のような適当なエツチング剤で取り除かれる
。もし、窒化シリコン層１４９の代シに高濃度にドープ
された多結晶シリコン層が使用される場合、この多結晶
シリコン層は、プラズマ・エツチング或贋は水酸化カリ
ウムの湿式化学エツチングにより取シ除かれる。

この結果、ｇＺｇ図如示されるように、トレンチ１１８
相互間にある基板表面１１６０部分は、露出しトレンチ
１１８は絶縁物質１２６で満たされた状態であり、絶縁
物質１２６の表面は基板表面１１６と共に実質的に平坦
な面をなす。次に、ＭＯＳトランジス（ｌワ） りが、前述したような周知の技術により、基板表面１１
６に沿ってウェル１２８及び１３ｏ中に形成される。

第４ａ図及び第４ｂ図には、第３ａ図乃至第３ｇ図に関
して説明した方法の構成に使用できる別の段階が示され
ている。これらの段階は、開口１５ワを持ったホトレジ
スト層１５５がガラス層１５４上に設けられるまでの第
３ａ図乃至第３ｄ図に示された段階にょシできた集積回
路に使用される。第４ａ図に示されるように、ホトレジ
スト層１５５の開口１５７により露出したガラス層１５
４の部分が、適当なエツチング剤によシ、窒化シリコン
層１４９の所までエツチングされて取シ除かれる。第４
ａ図に示されるように、ガラス層１５４は、ホトレジス
ト層１５５の下にまで奥深くエツチングされる。次に、
ホトレジスト層１５５が適当な溶剤により取シ除かれ、
第４ｂ図に示されるように、平面化層１５６がガラス層
１５４及び窒化シリコン層１４９上全体を覆って形成さ
れる。平面化層１５６は、表面が実質的に平坦になるの
に十分な厚さを持ってｈる。次に、平面化層１５６ｒ　
１　ΩＡ はプラズマ−エツチング処理を受けてエツチングされ、
ガラス層１５４も窒化シリコン層１４９が第３ｆ図に示
されるように露出するところまでエツチングされる。次
に、前述したやり方で集積回路が完成する。

第５ａ図乃至第５ｃ図には、第３ａ図乃至第３ｇ図に関
して説明した方法に使用できる更に別の段階が示されて
いる。これらの段階は、開口１５７を有するホトレジス
ト層１５５が第５ａ図に示されるようにガラス層１５４
上に設けられるまでの第３ａ図乃至第３ｄ図に示された
段階によってできた集積回路に使用される。ガラス層１
５４の厚さは、その窒化シリコン層１４９上の部分がト
レンチ１１８の深さ分よりも酸化シリコン層１４８と窒
化シリコン層１４９の合わせた厚さの約２〜３倍分だけ
厚くなる必要がある。

従って、酸化シリコン層１４８と窒化シリコン層１４９
の合計厚さが２５０乃至４５０ナノメ一タ程度であシ、
トレンチ１１８の厚さが５００ナノメータである場合、
ガラス層１５４はその窒化シリコン層１４９上の領域の
厚さが少なくとも７００乃至１０００ナノメータ望まし
くは１０００乃至１８５０ナノメータになる必要がある
。

ホトレジスト層１５５に開口１５７を形成した後は、ホ
トレジスト１５５はトレンチ１１８より幅広になっては
ならない。後で説明するように、ホトレジスト１５５は
、トレンチ１１８よりも狭贋幅で形成されることが望ま
しい。

次に、ガラス層１５４は、プラズマ・エツチング或いは
湿式化学Ｃ緩衝液で処理された弗化水素）エツチングの
何れかの等方性エツチング処理を受け、ホトレジスト層
１５５の下の横方向のエツチングは、基板に向かう縦方
向のエツチングと同じ速度で行われる。ガラス層１５４
のエツチングは、その表面が幅広いトレンチ１１８の上
方の表面部分と共に実質的如平坦な面を形成するように
なる、第５ｂ図に示されるような窒化シリコン層１４９
０表面に達する少し前まで行われる。前述したように、
ガラス層１５４には、トレンチ１１８の上方に位置する
、深さがトレンチ１１８の幅に従って変わる窪みができ
る。従って、これらの１１みは、幅の狭いトレンチ１１
８の上方にあるものより幅の広いトレンチ１１８の上方
にあるものの方が深くなる。しかし、ガラス層１５４は
、幅広のトレンチ１１８の上方にある窪みでさえもその
表面が窒化シリコン層１４９の表面より上方に位置する
ような厚さである。第５ｂ図に示されるように、幅の狭
いトレンチ１１８の上方にあるホトレジスト層１５５は
下部が両側から削り取られてＣアンダーカットされて）
旨きガラス層１５４上から完全に無く々るが、幅広のト
レンチ１１８の上方にあるホトレジスト層１５５は依然
としてガラス層上１５４上に残ることがある。また、エ
ツチング処理を受けたガラス層１５４の表面は、実質的
には平坦であるが、トレンチ１１８の上方に位置する小
さな先の尖った突起が生じる。若し各トレンチ１１８の
上方のホトレジスト層１５５が第５ａ図の点線で示され
るようにその各トレンチの幅よりも狭い幅であれば、エ
ツチング処理を受けたガラス層１５４上の突起はＩＥＢ
ｂ図の点線で示されるように更に小さく々す、ガラス層
１５４の表面は更に平坦になる。

次に、ガラス層１５４上に残留する凡てのホトレジスト
層１５５は、適当な溶剤により取り除かれる。

ガラス層１５４は、その表面が第５ｃ図に示されるよう
に基板表面１１６と共に実質的に平坦な而を々すように
なるまで、望ましくは緩衝剤で処理された弗化水素酸で
、再び等方性エツチング処理を受け、この結果、トレン
チ１１８は絶縁物質１２６で満たされた状態となる。絶
縁物質１２６の表面は、先の尖った突起が残留している
ために完全に平坦であるというわけではないが、これら
の突起は、最初にガラス層１５４に形成されたものに比
べて小さく、次の集積回路の処理あるいは集積回路の動
作の妨げにはならない。次に、集積回路が、前に説明し
たやシ方で完成される。

第６図には、第３ａ図乃至第３ｇ図に示した方法の別の
変形例が示されている。この変形方法もまた、開口１５
７を有するホトレジスト層１５５が第５ａ図に示される
ようにガラス層１５４上に設けられるまでの第３ａ図乃
至第３ｄ図に示される段階によってできた集積回路に使
用される。ガラス層１５４は、その表面が第５ｂ図に示
されるように幅広のトレンチ１１８の上方に位１ｈする
その表面部分と共に実質的に平坦な而をなすようになる
まで、等方性エツチング処理によりエツチングされる。

第６図に示すように、このエツチング処理により、ガラ
ス層１５４は点線１５８の所までエツチングされる。ガ
ラス層１５４上のあらゆるホトレジスト層１５５は適当
な溶剤により取り除かれ、ガラス層１５４は、その表面
が点線１６０に示されるように窒化シリコン層１４９と
共に実質的に平坦な面をなすまで、再び等方性エツチン
グ処理によりエツチングされる。

次に、追加のガラス物質が点線１６２で示されるように
ガラス層１５４上に堆積させられ、その厚さが５００ナ
ノメータ乃至１ミクロンだけ増す。ガラス層１５４は更
にまた、その表面が線１６４に示されるように基板１１
２の表面１１６と共如実質的平坦々面をなすまで、等方
性エツチング処理によりエツチングされる。この結果、
第６図を第５Ｃ図と比べると判るように、幾らかの追加
段階が必要であるが、遥かに滑らかな表面を持った絶縁
物質１２６が得られる。

集積回路１０において、トレンチ〕、８は、深さが少な
くとも０．５ミクロンである必要がある。これは、トレ
ンチ１８の底部にある基板１２の部分が、トレンチ１８
を横断する可能性のある導電線により反転するのを防ぐ
ためである。トレンチ１８の最大深さは、厳密なもので
なく、基板１２の厚さとトレンチ１８がエツチングされ
るのに費される時間とに依存する。

トレンチ１８のエツチングに要する時間が長ければ長い
ほど、集積回路ばそｈだけ費用が掛かることになる。ウ
ェル２８及び３０は、深さがトレンチ１８よりも少なく
とも１ミクロン深いことが必要である。

Ｐ型ウェルにおけるキャリア濃度は、トレンチ１８に沿
うＰ型ウェルの反転を防ぐため、トレンチ１８の側面に
沿って比較的高く、少なくとも１０　　キャリア／　Ｃ
ｍあることが必要である。このためには、このウェルを
形成する際に基板１２に注入される例えば硼素のような
Ｐ型用導電形式変換体の惜は、導電形式変換体が基板１
２内に拡散させられる際にトレンチ１８に沿って所望の
キャリア濃度が得られるのに十分な量でなければならな
い。この量は、トレンチ１８の深さに依存する。０．５
ミクロンの深さであるトレンチ１８に対して、約１０１
２キヤリア／Ｃａのキャリア濃度が基板内へ注入される
必要がある。トレンチ１８が衆論はど、注入されるキャ
リア濃度を高くする必要がある。Ｎ型ウェルのキャリア
濃度は、厳密なものでなく、良好なトランジスタが得ら
れるのに要する量であればよい。集積回路１０において
、互いに接するウェル２８と３０は、ラタラル・バイポ
ーラ・トランジスタを形成する。

しかし、トレンチ１８が比較的深く形成されてウェル２
８及び３０も比較的深く々つだ場合、互いに接するウェ
ル２８と３０の部分におけるキャリア濃度は比較的低く
なる。従って、出来上がったラタラル・バイポーラ・ト
ランジスタは、利得が低く、ランチ・アップしにくいも
のと々る。

第２ａ図乃至第２ｅ図に示されたこの発明の方法は、ト
レンチ１８の凡てが同じ幅である場合のトレンチで絶縁
される集積回路を形成する時にのみ使用できる。もしト
レンチ１８が相異なる幅であれば、トレンチ１８を満た
すガラス層５４の表面に起伏ができｒ２５） て、平坦な表面を持つ平面化層５６は容易に得られなく
なる。基板表面１６までの平面化層５６及びガラス層５
４の均等なエツチングは不可能である。しかし、第３ａ
図乃至第３ｅ図及び第４ａ図乃至第４ｂ図に示されたこ
の発明の方法は、相異なる幅のトレンチの形成に使用で
き、それ故、フィールド絶縁物質を収容する幅の広いト
レンチと、トランジスタ絶縁用の絶縁物質を収容する幅
の狭いトレンチとを持つ集積回路の形成に使用できる。

【図面の簡単な説明】

第１図はこの発明のトレンチで絶縁されたＣＭＯＳ集積
回路装置の断面図、第２ａ図乃至第２ｅ図は第１図に示
されたＣＭＯＳ集積回路装置の製造方法の各段階を順に
示した断面図、第３ａ図乃至第３ｇ図はこの発明を具体
化したトレンチで絶縁されるＣＭＯＳ集積回路装置の別
の製造方法の段階を示す断面図、第４ａ図及び第４１）
図は第３ａ図乃至第３ｇ図に示される方法の第１の変形
例の各段階を示す断面図、第５ａ図乃至第５ｃ図は第３
ａ図乃至第３ｇ図に示された方法の第２の変形例の各段
階を示す断面図、第６図は第３ａ図乃至第３ｇ図に示さ
れる方法の第３の変形例を示す断固図である。 １２．１１２・・・基板、１８．１１８・・・トレンチ
、２８．１２８・・・Ｐ型領域、３０．１３０・・・Ｎ
型領域、３２．３４・・・ＭＯＳトランジスタ。 ＋！　許出願人　　アールシーニー　コーポレーション
代　　理　人　　　清　　　水　　　　哲　ほか２名第
２ｄ口 ′＋３０図 第３ｂ口 第３ｄ口 第３ｆ口 第４σ図 牙４ｂ図 第５σ（２） 牙５ｂ口

Claims (1)

【特許請求の範囲】
1. （１）主表面を持つ単結晶シリコンの基板と、上記主表
   面に形成されたトレンチと、 上記トレンチに充填された絶縁物質と、 上記基板内にあり、上記主表面から上記トレンチの一方
   の側面に沿つて上記トレンチの深さよりも深い所にまで
   伸延したＰ導電型の領域と、上記基板内にあり、上記主
   表面から上記トレンチの他方の側面に沿つて上記トレン
   チの深さよりも深い所にまで伸延した、上記Ｐ導電型領
   域に接するＮ導電型の領域と、 上記各領域と上記主表面に形成された各別のＭＯＳトラ
   ンジスタとから成るＣＭＯＳ集積回路。