JPS588011B2 - マイクロプログラムセイギヨホウシキ - Google Patents
マイクロプログラムセイギヨホウシキInfo
- Publication number
- JPS588011B2 JPS588011B2 JP1795874A JP1795874A JPS588011B2 JP S588011 B2 JPS588011 B2 JP S588011B2 JP 1795874 A JP1795874 A JP 1795874A JP 1795874 A JP1795874 A JP 1795874A JP S588011 B2 JPS588011 B2 JP S588011B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- microprogram
- operation code
- mpc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はミニコンピュータ等の小型の電子計算機に多用
されているマイクロプログラム制御方式に関する。
されているマイクロプログラム制御方式に関する。
マイクロプログラムに依ってマクロ命令を実行するに際
してマクロ命令の各処理ルーチンへ分岐するには、■Ｒ
のオペレーションコード部に依つてアクセスされるデコ
ーダ（ＲＯＭ）を設け、そのデコーダから読み出されて
来る番地を一旦ＭＰＣに移し、それに依つそマクロ命令
を実行する為のマイクロプログラムをメモリから読み出
す方法や、或いはマクロ命令のオペレーションコート部
で示されるメモリの番地へ一度ジャンプさせ、然る後そ
の番地に書き込まれているマクロ命令を実行する為のマ
イクロプログラム番地までジャンプせよ、の命令に従っ
てジャンプして実行する方法が考えられるが、前者の方
法ではデコーダが別途必要であるし、また後者に依れば
マクロ命令を実際に実行するまでに２ステップ掛り処理
速度の低下を来たす。
してマクロ命令の各処理ルーチンへ分岐するには、■Ｒ
のオペレーションコード部に依つてアクセスされるデコ
ーダ（ＲＯＭ）を設け、そのデコーダから読み出されて
来る番地を一旦ＭＰＣに移し、それに依つそマクロ命令
を実行する為のマイクロプログラムをメモリから読み出
す方法や、或いはマクロ命令のオペレーションコート部
で示されるメモリの番地へ一度ジャンプさせ、然る後そ
の番地に書き込まれているマクロ命令を実行する為のマ
イクロプログラム番地までジャンプせよ、の命令に従っ
てジャンプして実行する方法が考えられるが、前者の方
法ではデコーダが別途必要であるし、また後者に依れば
マクロ命令を実際に実行するまでに２ステップ掛り処理
速度の低下を来たす。
本発明は斯る難点を改善すべく為されたものであって、
以下に図面を参照しつつ詳述する。
以下に図面を参照しつつ詳述する。
図に於て、１はマクロ命令が導入されるＩＲ、２はマイ
クロプログラムが記憶されているメモリでＲＯＭから成
っている。
クロプログラムが記憶されているメモリでＲＯＭから成
っている。
３は該メモリ２から読ミ出されて来るマイクロプログラ
ムを一時的に貯えるＭＢＲ、４は該レジスタの内容に基
いて各種の制御信号を発生する信号発生回路、５は上記
メモリ２のアクセス番地を指定するＭＰＣで、該ＭＰＣ
５の内容と上記ＩＲ１のうちの少くともオペレーション
コード部とは信号発生回路４からの信号に基いて切り換
わる切り換え回路６に依って適宜メモリ２のアドレス入
力としてメモリ２に印加される。
ムを一時的に貯えるＭＢＲ、４は該レジスタの内容に基
いて各種の制御信号を発生する信号発生回路、５は上記
メモリ２のアクセス番地を指定するＭＰＣで、該ＭＰＣ
５の内容と上記ＩＲ１のうちの少くともオペレーション
コード部とは信号発生回路４からの信号に基いて切り換
わる切り換え回路６に依って適宜メモリ２のアドレス入
力としてメモリ２に印加される。
また上記メモリ２から読み出されて来る内容はＭＭＢ３
に印加されると同時に信号発生回路４からの信号に依っ
て開閉するゲート７を介してＭＰＣ５に直接導入される
。
に印加されると同時に信号発生回路４からの信号に依っ
て開閉するゲート７を介してＭＰＣ５に直接導入される
。
このゲート１が開くのはメモリ２のアドレス入力として
ＩＲ１にあるマクロ命令のオペレーションコード部が用
いられてそのオペレーションコード部に対応するメモリ
２の番地に記憶されている内容がメモリ２から読み出さ
れて来る時のみである。
ＩＲ１にあるマクロ命令のオペレーションコード部が用
いられてそのオペレーションコード部に対応するメモリ
２の番地に記憶されている内容がメモリ２から読み出さ
れて来る時のみである。
尚、マクロ命令のオペレーションコード部で指定される
メモリ２番地にはそのオペレーションコード部に対応す
る処理を実行する為のマイクロプログラムの先頭番地の
みが導入されている。
メモリ２番地にはそのオペレーションコード部に対応す
る処理を実行する為のマイクロプログラムの先頭番地の
みが導入されている。
而して実行すべきマクロ命令がＩＲ１に導入されると、
切り換え回路６がＩＲＩ側に切り換わり、そのマクロ命
令のオペレーションコード部がメモリ２に対するアドレ
ス入力となり、メモリ２がアクセスされる。
切り換え回路６がＩＲＩ側に切り換わり、そのマクロ命
令のオペレーションコード部がメモリ２に対するアドレ
ス入力となり、メモリ２がアクセスされる。
この時アクセスされるメモリ２の番地にはそのマクロ命
令を実行する為のマイクロプログラムの先頭番地のみが
書き込まれているので、その先頭番地はゲート７を経て
ＭＰＣ５に転送され、ＭＰＣ５側に切り換わっている切
り換え回路６を介してこのＭＰＣ５の内容、即ちマクロ
命令実行の為のマイクロプログラムの先頭番地がメモリ
２のアドレス入力としてメモリ２に印加され、このマク
ロ命令実行の為のマイクロプログラムがアクセスされ、
ＭＢＲ３に読み出されて信号発生回路４に印加され、そ
のマイクロプログラムを実行する為の信号を発生すると
同時にＭＰＣ５の内容を＋１して順次マイクロプログラ
ムをアクセスする。
令を実行する為のマイクロプログラムの先頭番地のみが
書き込まれているので、その先頭番地はゲート７を経て
ＭＰＣ５に転送され、ＭＰＣ５側に切り換わっている切
り換え回路６を介してこのＭＰＣ５の内容、即ちマクロ
命令実行の為のマイクロプログラムの先頭番地がメモリ
２のアドレス入力としてメモリ２に印加され、このマク
ロ命令実行の為のマイクロプログラムがアクセスされ、
ＭＢＲ３に読み出されて信号発生回路４に印加され、そ
のマイクロプログラムを実行する為の信号を発生すると
同時にＭＰＣ５の内容を＋１して順次マイクロプログラ
ムをアクセスする。
本発明は以上の説明から明らかな如く、マクロ命令の各
処理ルーチンへ分岐するに際し、■Ｒのオペレーション
コード部で直接その命令実行ノ為のマイクロプログラム
の先頭番地が導入されている番地をアクセスすると共に
そのアクセス動作に依って読み出される先頭番地を直接
ＭＰＣに印加しているので、別途デコーダを設ける必要
がない上に１ステップでマクロ命令の実行に移る事が出
来、処理速度の高速化が可能である。
処理ルーチンへ分岐するに際し、■Ｒのオペレーション
コード部で直接その命令実行ノ為のマイクロプログラム
の先頭番地が導入されている番地をアクセスすると共に
そのアクセス動作に依って読み出される先頭番地を直接
ＭＰＣに印加しているので、別途デコーダを設ける必要
がない上に１ステップでマクロ命令の実行に移る事が出
来、処理速度の高速化が可能である。
図は本発明方式を実施する際の構成を示すブロック図で
あって、１はＩＲ，２はメモリ、３はＭＢＲ、４は信号
発生回路、５はＭＰＣ、６は切り換え回路、７はゲート
、を夫々示している。
あって、１はＩＲ，２はメモリ、３はＭＢＲ、４は信号
発生回路、５はＭＰＣ、６は切り換え回路、７はゲート
、を夫々示している。
Claims (1)
- １ マクロ命令が導入されるインストラクションレジス
タ（以下ＩＲと略す）と、マイクロプログラムが記憶さ
れているメモリと、該メモリから読み出されて来るマイ
クロプログラムを一時的に貯えるメモリバツファレジス
タ（以下ＭＢＲと略す）と、該レジスタの内容に基いて
各種の制御信号を発生する信号発生回路と、上記メモリ
のアクセス番地を指定するマイクロプログラムカウンタ
（以下ＭＰＣと略す）と、から成り、ＩＲの内容のうち
のオペレーションコード部とＭＰＣの内容とは信号発生
回路からの信号に依って適宜切り換えられてメモリに対
するアドレス入力となると共にＩＲのオペレーションコ
ード部に依ってアクセスさレルメモリの番地にはそのオ
ペレーションコード部に対応する処理を実行する為のマ
イクロプログラムの先頭番地を導入しておき、■Ｒのオ
ペレーションコード部がアドレス入力としてメモリをア
クセスした時のみメモリから読み出される先頭番地をＭ
ＰＣに直接導入し、そのＭＰＣの内容に応じて順次メモ
リのマイクロプログラムを読み出して実行する事を特徴
としたマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1795874A JPS588011B2 (ja) | 1974-02-14 | 1974-02-14 | マイクロプログラムセイギヨホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1795874A JPS588011B2 (ja) | 1974-02-14 | 1974-02-14 | マイクロプログラムセイギヨホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50113146A JPS50113146A (ja) | 1975-09-05 |
| JPS588011B2 true JPS588011B2 (ja) | 1983-02-14 |
Family
ID=11958244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1795874A Expired JPS588011B2 (ja) | 1974-02-14 | 1974-02-14 | マイクロプログラムセイギヨホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588011B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130303U (ja) * | 1984-02-09 | 1985-08-31 | リンナイ株式会社 | 燃焼面開放型スト−ブ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047610B2 (ja) * | 1976-11-18 | 1985-10-22 | 富士通株式会社 | デ−タ処理装置 |
| JPS5451437A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Instruction control system for multi-stage advance |
| JPS57207950A (en) * | 1981-06-17 | 1982-12-20 | Fujitsu Ltd | Rom controlling system of pla |
-
1974
- 1974-02-14 JP JP1795874A patent/JPS588011B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130303U (ja) * | 1984-02-09 | 1985-08-31 | リンナイ株式会社 | 燃焼面開放型スト−ブ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50113146A (ja) | 1975-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0248931B2 (ja) | ||
| JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
| JPH0523447B2 (ja) | ||
| JPH0218729B2 (ja) | ||
| JP2637070B2 (ja) | マイクロ命令先頭アドレス生成方式 | |
| JPS6353644A (ja) | 命令制御装置 | |
| JPS6353643A (ja) | 命令制御装置 | |
| JPS60178539A (ja) | 情報処理装置におけるバイパス制御方式 | |
| JPS5829051A (ja) | 演算処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPH0437926A (ja) | ディジタル計算機 | |
| JPS5960647A (ja) | メモリアクセス制御方式 | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPS6049939B2 (ja) | マイクロプロセッサを応用した演算装置 | |
| JPH036735A (ja) | データ処理装置 | |
| JPH0454531A (ja) | プログラム読出し回路 | |
| JPH05233320A (ja) | マイクロコンピュータ | |
| JPS6352237A (ja) | 演算方式 | |
| JPH0319570B2 (ja) | ||
| JPH03164945A (ja) | データ処理装置 | |
| JPH0561733A (ja) | 情報処理装置のトレース情報格納方式 | |
| JPH04139535A (ja) | オペランドデータアクセス方式 | |
| JPS60134346A (ja) | パリテイエラ−検出方式 |