JPS6339936B2 - - Google Patents
Info
- Publication number
- JPS6339936B2 JPS6339936B2 JP58237266A JP23726683A JPS6339936B2 JP S6339936 B2 JPS6339936 B2 JP S6339936B2 JP 58237266 A JP58237266 A JP 58237266A JP 23726683 A JP23726683 A JP 23726683A JP S6339936 B2 JPS6339936 B2 JP S6339936B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- flip
- flops
- shift
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(イ) 発明の技術分野
本発明は、スキヤン・イン・アウト制御回路に
関し、特に、スキヤンチエーン内のフリツプフロ
ツプFFの数が変化しても同一のスキヤン・イ
ン・アウト動作が行なえるようにしたスキヤン・
イン・アウト制御回路に関する。
関し、特に、スキヤンチエーン内のフリツプフロ
ツプFFの数が変化しても同一のスキヤン・イ
ン・アウト動作が行なえるようにしたスキヤン・
イン・アウト制御回路に関する。
(ロ) 従来技術と問題点
スキヤン・イン・アウトシステムにおいて、１
つのスキヤンチエーンを構成するFFの数が変化
する場合、従来はスキヤン・イン・アウト動作を
制御する回路においてFFの数と接続順を認識す
ると共にシフトするクロツク数を変える必要があ
つた。このため前記制御回路ではスキヤンチエー
ンのFFの数が変化する毎にテーブル等を持つと
いう複雑さがあつた。また一部改良案としてシフ
トクロツクを制御したり、スキヤンチエーンの接
続形態を制御することにより、前記スキヤン制御
を行う回路は常に単一の動作にできる方法もある
が、この場合、(1)スキヤン・イン・アウトだけに
使用するダミーのFFが必要となること、又は(2)
スキヤンチエーンを構成するFFを全く同じ数に
分けた小さなスキヤンチエーンを構成し、独立に
制御しなければならないこと等の問題があり、回
路の増大，複雑さを招くという欠点があつた。
つのスキヤンチエーンを構成するFFの数が変化
する場合、従来はスキヤン・イン・アウト動作を
制御する回路においてFFの数と接続順を認識す
ると共にシフトするクロツク数を変える必要があ
つた。このため前記制御回路ではスキヤンチエー
ンのFFの数が変化する毎にテーブル等を持つと
いう複雑さがあつた。また一部改良案としてシフ
トクロツクを制御したり、スキヤンチエーンの接
続形態を制御することにより、前記スキヤン制御
を行う回路は常に単一の動作にできる方法もある
が、この場合、(1)スキヤン・イン・アウトだけに
使用するダミーのFFが必要となること、又は(2)
スキヤンチエーンを構成するFFを全く同じ数に
分けた小さなスキヤンチエーンを構成し、独立に
制御しなければならないこと等の問題があり、回
路の増大，複雑さを招くという欠点があつた。
(ハ) 発明の目的
本発明は、上記の点を解決し、スキヤンチエー
ンを構成するFFの数が変化しても、簡単な構成
によりスキヤン・イン・アウト制御動作を同一に
することを可能にすることを目的としている。
ンを構成するFFの数が変化しても、簡単な構成
によりスキヤン・イン・アウト制御動作を同一に
することを可能にすることを目的としている。
(ニ) 発明の構成
上記目的を達成するために本発明は、スキヤ
ン・イン・アウト制御の対象となるｎ個のフリツ
プフロツプを含む論理回路の保守、診断等のため
に、該フリツプフロツプを直列に接続したスキヤ
ンチエーンに対し、ｍ個のフリツプフロツプから
なるシフトレジスタを接続してスキヤンループを
構成し、シフトクロツクを必要数印加することに
より、上記シフトレジスタを介してのこのデータ
の入出力制御を行なうスキヤン・イン・アウトシ
ステムにおいて、上記シフトクロツクを計数する
計数手段と、該計数手段の計数値にもとづく制御
信号により上記論理回路内のフリツプフロツプへ
のシフトクロツクを抑止する手段と、該制御信号
により上記ｎ個のフリツプフロツプからなるスキ
ヤンチエーンとｍ個のフリツプフロツプからなる
シフトレジスタとの接続を切り離す手段と、該制
御信号により上記シフトレジスタだけのスキヤン
ループを構成する手段とをもうけ、上記論理回路
におけるｎ個のフリツプフロツプのうちｍ×ｋ個
のフリツプフロツプが存在しない場合において
も、ｎ個のフリツプフロツプが存在する場合と同
一数のシフトクロツクを生成し、同一の入出力制
御動作態様でスキヤン・イン・アウト制御を行な
うよう構成したことを特徴とする。
ン・イン・アウト制御の対象となるｎ個のフリツ
プフロツプを含む論理回路の保守、診断等のため
に、該フリツプフロツプを直列に接続したスキヤ
ンチエーンに対し、ｍ個のフリツプフロツプから
なるシフトレジスタを接続してスキヤンループを
構成し、シフトクロツクを必要数印加することに
より、上記シフトレジスタを介してのこのデータ
の入出力制御を行なうスキヤン・イン・アウトシ
ステムにおいて、上記シフトクロツクを計数する
計数手段と、該計数手段の計数値にもとづく制御
信号により上記論理回路内のフリツプフロツプへ
のシフトクロツクを抑止する手段と、該制御信号
により上記ｎ個のフリツプフロツプからなるスキ
ヤンチエーンとｍ個のフリツプフロツプからなる
シフトレジスタとの接続を切り離す手段と、該制
御信号により上記シフトレジスタだけのスキヤン
ループを構成する手段とをもうけ、上記論理回路
におけるｎ個のフリツプフロツプのうちｍ×ｋ個
のフリツプフロツプが存在しない場合において
も、ｎ個のフリツプフロツプが存在する場合と同
一数のシフトクロツクを生成し、同一の入出力制
御動作態様でスキヤン・イン・アウト制御を行な
うよう構成したことを特徴とする。
(ホ) 発明の実施例
第１図は従来の一般的なスキヤン・イン・アウ
トシステムの回路例である。図中、１―１〜１―
６は診断対象のフリツプフロツプ、２―１〜２―
２はスキヤン・イン・アウト制御用のシフトレジ
スタ、３はシフトクロツク作成回路である。この
ように、ｎ個のFFからなるスキヤンチエーンと
ｍ個のFFからなるシフトレジスタとをループ状
に接続し、シフトクロツクを必要数印加する事に
より、ｎビツト中の任意のFFのスキヤン・イ
ン・アウト動作が行われる。
トシステムの回路例である。図中、１―１〜１―
６は診断対象のフリツプフロツプ、２―１〜２―
２はスキヤン・イン・アウト制御用のシフトレジ
スタ、３はシフトクロツク作成回路である。この
ように、ｎ個のFFからなるスキヤンチエーンと
ｍ個のFFからなるシフトレジスタとをループ状
に接続し、シフトクロツクを必要数印加する事に
より、ｎビツト中の任意のFFのスキヤン・イ
ン・アウト動作が行われる。
次に、第２図に本発明による実施例の回路を示
す。
す。
第２図において１０―１〜１０―４は診断対象
のフリツプフロツプ、１１―１〜１１―２はスキ
ヤン・イン・アウト制御用のシフトレジスタ、１
２はシフトクロツク作成回路、１３はシフトクロ
ツク計数回路、１４〜１６はアンドゲート、１７
はオアゲート、１８，１９はインバータである。
第２図において、ｎ個の診断対象FFのうち、ｍ
×ｋ個のFFが抜けている場合を示してある。第
３図は第２図の回路のタイムチヤートである。
のフリツプフロツプ、１１―１〜１１―２はスキ
ヤン・イン・アウト制御用のシフトレジスタ、１
２はシフトクロツク作成回路、１３はシフトクロ
ツク計数回路、１４〜１６はアンドゲート、１７
はオアゲート、１８，１９はインバータである。
第２図において、ｎ個の診断対象FFのうち、ｍ
×ｋ個のFFが抜けている場合を示してある。第
３図は第２図の回路のタイムチヤートである。
スキヤン・イン・アウト動作開始前は、シフト
クロツク計数回路１３はクリアされている。この
状態でn2個のシフトクロツクが印加されるまで従
来と同じように、スキヤンチエーンに接続された
FFの内容はシフトされる。n2個目に計数回路１
３からの信号Ａがオンになる。その後ｍ×ｋ個の
シフトクロツクが印加されるまで信号Ａがオンと
なつており、スキヤンチエーンにおけるFFのう
ち、n1，n2個のFFの状態はシフトクロツクが抑
止される為、変化しない。一方ｍ個のFF１１―
１〜１１―２はｍ個だけの閉じたスキヤンチエー
ンとなり、ｍ×ｋ個のシフトクロツクが印加され
た後、元と同じ状態になつている。
クロツク計数回路１３はクリアされている。この
状態でn2個のシフトクロツクが印加されるまで従
来と同じように、スキヤンチエーンに接続された
FFの内容はシフトされる。n2個目に計数回路１
３からの信号Ａがオンになる。その後ｍ×ｋ個の
シフトクロツクが印加されるまで信号Ａがオンと
なつており、スキヤンチエーンにおけるFFのう
ち、n1，n2個のFFの状態はシフトクロツクが抑
止される為、変化しない。一方ｍ個のFF１１―
１〜１１―２はｍ個だけの閉じたスキヤンチエー
ンとなり、ｍ×ｋ個のシフトクロツクが印加され
た後、元と同じ状態になつている。
更に、この状態でn1＋ｍ個のシフトクロツクが
印加されるとすべてのFFは全く元と同じ状態に
戻る。以上により、シフトクロツク作成回路１２
では、スキヤンチエーンにおいてｍ×ｋ個のFF
が存在しないことを認識する必要がない。又、ス
キヤン動作を行う為だけのダミーのFFが不要で
あると同時に付加回路も簡単である。
印加されるとすべてのFFは全く元と同じ状態に
戻る。以上により、シフトクロツク作成回路１２
では、スキヤンチエーンにおいてｍ×ｋ個のFF
が存在しないことを認識する必要がない。又、ス
キヤン動作を行う為だけのダミーのFFが不要で
あると同時に付加回路も簡単である。
(ヘ) 発明の効果
本発明によれば、簡単な構成でスキヤンチエー
ン内の診断対象FF数の変化に対処することがで
き、経済上の利点は大である。
ン内の診断対象FF数の変化に対処することがで
き、経済上の利点は大である。
第１図は従来の一般的なスキヤン・イン・アウ
トシステムの回路例を示す図、第２図は本発明に
よる実施例の回路を示す図、第３図は実施例のタ
イムチヤートである。 第２図において、１０―１〜１０―４は診断対
象のフリツプフロツプ、１１〜１２はスキヤン・
イン・アウト制御用のシフトレジスタ、１２はシ
フトクロツク作成回路、１３はシフトクロツク計
数回路である。
トシステムの回路例を示す図、第２図は本発明に
よる実施例の回路を示す図、第３図は実施例のタ
イムチヤートである。 第２図において、１０―１〜１０―４は診断対
象のフリツプフロツプ、１１〜１２はスキヤン・
イン・アウト制御用のシフトレジスタ、１２はシ
フトクロツク作成回路、１３はシフトクロツク計
数回路である。
Claims (1)
- １ スキヤン・イン・アウト制御の対象となるｎ
個のフリツプフロツプを含む論理回路の保守、診
断等のために、該フリツプフロツプを直列に接続
したスキヤンチエーンに対し、ｍ個のフリツプフ
ロツプからなるシフトレジスタを接続してスキヤ
ンループを構成し、シフトクロツクを必要数印加
することにより、上記シフトレジスタを介しての
データの入出力制御を行なうスキヤン・イン・ア
ウトシステムにおいて、上記論理回路内に上記シ
フトクロツクを計数する計数手段と、該計数手段
の計数値にもとづく制御信号により上記論理回路
内のｎ個のフリツプフロツプへのシフトクロツク
を抑止する手段と、該制御信号により上記ｎ個の
フリツプフロツブからなるスキヤンチエーンとｍ
個のフリツプフロツプからなるシフトレジスタと
の接続を切り離す手段と、該制御信号により上記
シフトレジスタだけのスキヤンループを構成する
手段とをもうけ、上記論理回路におけるｎ個のフ
リツプフロツプのうちｍ×ｋ個のフリツプフロツ
プが存在しない場合においても、ｎ個のフリツプ
フロツプが存在する場合と同一数のシフトクロツ
クを生成し、同一の入出力制御動作態様でスキヤ
ン・イン・アウト制御を行なうよう構成したこと
を特徴とするスキヤン・イン・アウト制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237266A JPS60128539A (ja) | 1983-12-16 | 1983-12-16 | スキヤン・イン・アウト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237266A JPS60128539A (ja) | 1983-12-16 | 1983-12-16 | スキヤン・イン・アウト制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60128539A JPS60128539A (ja) | 1985-07-09 |
| JPS6339936B2 true JPS6339936B2 (ja) | 1988-08-09 |
Family
ID=17012849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58237266A Granted JPS60128539A (ja) | 1983-12-16 | 1983-12-16 | スキヤン・イン・アウト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128539A (ja) |
-
1983
- 1983-12-16 JP JP58237266A patent/JPS60128539A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60128539A (ja) | 1985-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406216A (en) | Technique and method for asynchronous scan design | |
| EP0404127A2 (en) | Signal generator | |
| EP0017091B1 (en) | Two-mode-shift register/counter device | |
| US4396829A (en) | Logic circuit | |
| US4387294A (en) | Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu | |
| JPS6339936B2 (ja) | ||
| GB1495838A (en) | Synchronous shift register | |
| KR940001556B1 (ko) | 디지탈신호처리장치 | |
| US3511977A (en) | Electronic counter | |
| JPS6258725A (ja) | カウンタ回路 | |
| JPS6175935A (ja) | スキヤンフリツプ・フロツプ方式 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JP2712353B2 (ja) | ＢｎＺＳ回路 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JPH05291895A (ja) | クロック選択回路 | |
| JP2545986B2 (ja) | 論理パス多重化方式 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| SU1674255A2 (ru) | Запоминающее устройство | |
| JPH01109272A (ja) | Ｌｓｉの診断回路 | |
| JPH0653819A (ja) | 同期式カウンタ | |
| JPS6339938B2 (ja) | ||
| JPH0128351B2 (ja) | ||
| JPH05273314A (ja) | 半導体論理集積回路 | |
| JPH0735824A (ja) | スキャンパス回路 | |
| JPH03171273A (ja) | デジタル信号処理装置 |