JPS6340358A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6340358A JPS6340358A JP61184820A JP18482086A JPS6340358A JP S6340358 A JPS6340358 A JP S6340358A JP 61184820 A JP61184820 A JP 61184820A JP 18482086 A JP18482086 A JP 18482086A JP S6340358 A JPS6340358 A JP S6340358A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- potential
- threshold value
- voltage
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000010355 oscillation Effects 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバイポーラ型トランジ
スタの回路によりＭＯＳ型トランジスタのしきい値電圧
の制御を行う半導体装置に関する。
スタの回路によりＭＯＳ型トランジスタのしきい値電圧
の制御を行う半導体装置に関する。
従来、この種の半導体装置では、ＭＯＳ型トランジスタ
のしきい値・が製造条件に左右されるので、回路設計上
そのしきい値の余裕度を大きく取る必要があった。
のしきい値・が製造条件に左右されるので、回路設計上
そのしきい値の余裕度を大きく取る必要があった。
上述した従来の半導体装置は、ＭＯＳ型トランジスタの
しきい値電圧がリソグラフィ精度、拡散精度等により左
右されるため、このしきい値を回路設計上大きめの設計
余裕を取り、かつ出来上った製品等についても特性上に
余裕をもなせる必要があった。
しきい値電圧がリソグラフィ精度、拡散精度等により左
右されるため、このしきい値を回路設計上大きめの設計
余裕を取り、かつ出来上った製品等についても特性上に
余裕をもなせる必要があった。
本発明の目的は、このような問題を解決し、しきい値電
圧を制御できるようにしてＭＯＳ）−ランジスタの設計
、製造上の余裕が少くても動作できる半導体装置を提供
することにある。
圧を制御できるようにしてＭＯＳ）−ランジスタの設計
、製造上の余裕が少くても動作できる半導体装置を提供
することにある。
本発明の楕或は、ＭＯＳ型トランジスタとノくイボーラ
型トランジスタとを含み、基板電位の内部発生回路を有
する半導体装置において、前記ＭＯＳ型トランジスタの
基準しきい値電圧と入力された所定基準電圧とを比較す
る比較回路と、この比較回路の出力に従って交流出力電
圧が可変される発振回路と、この発振回路の出力を整流
して直流電位とする整流回路と、この整流回路の出力に
従って前記基板電位を制御することにより前記ＭＯＳト
ランジスタのしきい値を制御する制御手段とを備えるこ
とを特徴とする。
型トランジスタとを含み、基板電位の内部発生回路を有
する半導体装置において、前記ＭＯＳ型トランジスタの
基準しきい値電圧と入力された所定基準電圧とを比較す
る比較回路と、この比較回路の出力に従って交流出力電
圧が可変される発振回路と、この発振回路の出力を整流
して直流電位とする整流回路と、この整流回路の出力に
従って前記基板電位を制御することにより前記ＭＯＳト
ランジスタのしきい値を制御する制御手段とを備えるこ
とを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の回路図である。本実施例は、リング発振器から
なり入力電流により交流出力レベルが可変される発振回
路１と整流回路２とから電位レベルの異なる基板電位を
発生する。又、基準となるＭＯ５型トランジスタＱ１の
しきい値電位発生回路３は、基板電位によってそのしき
い値が制御されている。電圧比較回路３にはこのＭＯ３
型トランジスタＱ１のしきい値電位と、基準電位入力端
子６から入力される基準電位とが与えられるので、その
比較結果を発振回路１に入力し、この発振回路１の出力
発振電圧を制御している。この出力発振電圧は、入力コ
ンデンサをもつ整流回路２で整流されてレベル変換され
た直流電圧となり、基板電圧としてＭＯＳ）ランジスタ
Ｑ□に供給されている。
第１図の回路図である。本実施例は、リング発振器から
なり入力電流により交流出力レベルが可変される発振回
路１と整流回路２とから電位レベルの異なる基板電位を
発生する。又、基準となるＭＯ５型トランジスタＱ１の
しきい値電位発生回路３は、基板電位によってそのしき
い値が制御されている。電圧比較回路３にはこのＭＯ３
型トランジスタＱ１のしきい値電位と、基準電位入力端
子６から入力される基準電位とが与えられるので、その
比較結果を発振回路１に入力し、この発振回路１の出力
発振電圧を制御している。この出力発振電圧は、入力コ
ンデンサをもつ整流回路２で整流されてレベル変換され
た直流電圧となり、基板電圧としてＭＯＳ）ランジスタ
Ｑ□に供給されている。
以上説明した様に、しきい値電位と基準電位との比較結
果を基板を介して帰還される事により、基準となるＭＯ
Ｓ型トランジスタの基板電位を変化させ、設計上許容出
来る範囲内でＭＯＳ型トランジスタのしきい値を制御す
る事が出来る。
果を基板を介して帰還される事により、基準となるＭＯ
Ｓ型トランジスタの基板電位を変化させ、設計上許容出
来る範囲内でＭＯＳ型トランジスタのしきい値を制御す
る事が出来る。
以上説明した様に、本発明は、基準電位とＭＯＳ型トラ
ンジスタのしきい値とを比較し、基板電位を制御して、
基準となるＭＯＳ型トランジスタに帰還させる事により
、ＭＯＳ型トランジスタのしきい値を所望の値にする事
が出来、回路設計上の余裕度を増す事が出来る。
ンジスタのしきい値とを比較し、基板電位を制御して、
基準となるＭＯＳ型トランジスタに帰還させる事により
、ＭＯＳ型トランジスタのしきい値を所望の値にする事
が出来、回路設計上の余裕度を増す事が出来る。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の回路図である。 １・・・発振回路、２・・・整流回路、３・・・比較回
路、４・・・しきい値発生回路、５・・・基板電位発生
端子（基板）、６・・・基準電位入力端子、Ｑｌ・・・
トランジスタ、Ｒ１・・・抵抗。
第１図の回路図である。 １・・・発振回路、２・・・整流回路、３・・・比較回
路、４・・・しきい値発生回路、５・・・基板電位発生
端子（基板）、６・・・基準電位入力端子、Ｑｌ・・・
トランジスタ、Ｒ１・・・抵抗。
Claims (1)
- ＭＯＳ型トランジスタとバイポーラ型トランジスタと
を含み、基板電位の内部発生回路を有する半導体装置に
おいて、前記ＭＯＳ型トランジスタの基準しきい値電圧
と入力された所定基準電圧とを比較する比較回路と、こ
の比較回路の出力に従って交流出力電圧が可変される発
振回路と、この発振回路の出力を整流して直流電位とす
る整流回路と、この整流回路の出力に従って前記基板電
位を制御することにより前記ＭＯＳトランジスタのしき
い値を制御する制御手段とを備えることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184820A JPS6340358A (ja) | 1986-08-05 | 1986-08-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184820A JPS6340358A (ja) | 1986-08-05 | 1986-08-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340358A true JPS6340358A (ja) | 1988-02-20 |
Family
ID=16159860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184820A Pending JPS6340358A (ja) | 1986-08-05 | 1986-08-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094068A (en) * | 1997-06-19 | 2000-07-25 | Nec Corporation | CMOS logic circuit and method of driving the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199335A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Generating circuit for substrate bias |
-
1986
- 1986-08-05 JP JP61184820A patent/JPS6340358A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199335A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Generating circuit for substrate bias |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094068A (en) * | 1997-06-19 | 2000-07-25 | Nec Corporation | CMOS logic circuit and method of driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05175793A (ja) | リングオシレータ | |
| US3250978A (en) | Controlled switching circuit for d. c. supply for inductive or regenerative loads | |
| JP2005151528A (ja) | 集積回路発振器の周波数安定度を改善する方法と装置 | |
| JPS6340358A (ja) | 半導体装置 | |
| JPH04120118U (ja) | スイツチングレギユレータ | |
| US7034512B2 (en) | Hysteretic controlled switch regulator with fixed off time | |
| US7321499B2 (en) | Method of forming a power supply controller and device therefor | |
| JPH0643953A (ja) | 基準電圧発生回路 | |
| US3939394A (en) | Constant voltage circuit | |
| US3227942A (en) | System with voltage regulator having inverse input to output characteristics | |
| JPS6132603A (ja) | 電圧制御発振回路 | |
| JPS62178171A (ja) | 高圧電源装置 | |
| SU493023A1 (ru) | Бесконтактный выключатель переменного тока | |
| JPS644304Y2 (ja) | ||
| JPH0391015A (ja) | 半導体装置の内部回路動作速度制御回路 | |
| JPS598467Y2 (ja) | ハツシンカイロ | |
| JP2021012567A (ja) | 定電圧回路 | |
| SU744514A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| JP2025147240A (ja) | 補助電源回路および電源装置 | |
| KR920007135Y1 (ko) | 전원 공급장치의 안정화회로 | |
| SU490109A1 (ru) | Преобразователь-стабилизатор | |
| JPH0210917A (ja) | Ｍｏｓトランジスタのしきい値電圧発生回路 | |
| JPH10308456A (ja) | 抵抗発生用回路配置 | |
| CN114551159A (zh) | 继电器和半导体设备 | |
| KR100609131B1 (ko) | 데드존 비교기를 갖는 디지털 ｐｗｍ 제어기 |