JPS6344219A - キ−ボ−ドスキヤン方法 - Google Patents
キ−ボ−ドスキヤン方法Info
- Publication number
- JPS6344219A JPS6344219A JP61188034A JP18803486A JPS6344219A JP S6344219 A JPS6344219 A JP S6344219A JP 61188034 A JP61188034 A JP 61188034A JP 18803486 A JP18803486 A JP 18803486A JP S6344219 A JPS6344219 A JP S6344219A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- keyboard
- bit
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 6
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 101000727462 Homo sapiens Reticulon-3 Proteins 0.000 description 2
- 102100029832 Reticulon-3 Human genes 0.000 description 2
- 206010065929 Cardiovascular insufficiency Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、キーボード入力装置を持つ機器にお′ける、
キーボードスキャン方法に関するものであるO (従来の技WI) 近年、半導体技術の発展と共に、1チツプのLSIの中
に、マイクロプロセッサの他に汎用の入出力ポートをい
くつも組み込んだものが市販されるようになってきた。
キーボードスキャン方法に関するものであるO (従来の技WI) 近年、半導体技術の発展と共に、1チツプのLSIの中
に、マイクロプロセッサの他に汎用の入出力ポートをい
くつも組み込んだものが市販されるようになってきた。
一方キーボードのスキャンは、従来、データ出力状態と
ハイインピーダンス状態の切り換えをするゲートを通し
て行われてきた。
ハイインピーダンス状態の切り換えをするゲートを通し
て行われてきた。
(発明が解決しようとする問題点)
しかし、従来のように専用のキーボードスキャン装置を
ゲートによりて組むことは、コスト面、1頼性の面から
劣る。
ゲートによりて組むことは、コスト面、1頼性の面から
劣る。
本発明は、上記問題点を解決し、汎用の入出力ゲートを
利用した簡単なキーボードスキャン方法を提供すること
を目的とする。
利用した簡単なキーボードスキャン方法を提供すること
を目的とする。
(問題点を解決するための手段)
本発明は、キーボードマトリクスに接続され・キースキ
ャンを行なう汎用入出力ポートと、該入出力ポートのス
キャン結果を読み取る回路を備え、前記汎用入出力ポー
トは、該ポートの各ビットを入力、出力のいずれか一方
に切り換えてキースキャンすることを特徴とする特 (実施例〉 第1図は、本発明の実施例の構成図である。第1図にお
いて、1は入出力ポートを持つデバイス、2はキーボー
ドマトリクス、6はキーボードよりの信号の読み出し用
デバイスである。
ャンを行なう汎用入出力ポートと、該入出力ポートのス
キャン結果を読み取る回路を備え、前記汎用入出力ポー
トは、該ポートの各ビットを入力、出力のいずれか一方
に切り換えてキースキャンすることを特徴とする特 (実施例〉 第1図は、本発明の実施例の構成図である。第1図にお
いて、1は入出力ポートを持つデバイス、2はキーボー
ドマトリクス、6はキーボードよりの信号の読み出し用
デバイスである。
又、Po−Pni入出力ポートのビットであり、R+
−oNR+−11% R2−o NR2−nはプルアッ
プ抵抗、RTXUO〜RTNnは、読み出し用デバイス
の端子である。
−oNR+−11% R2−o NR2−nはプルアッ
プ抵抗、RTXUO〜RTNnは、読み出し用デバイス
の端子である。
10入出力ポートにおいて、POからPnの各ビットを
、2のキーボードマトリクスのスキャンラインSaOか
らSCnに接続する。入出力ポートにおける入′出力の
制御の方法は、同一タイミングにおいて、全てのビット
を入力ポートに設定すること及び任意の1ビツトのみ出
力ポートに設定して、出力に設定されるビットを順次切
り換えてゆくことを交互にくりかえすことにより行う。
、2のキーボードマトリクスのスキャンラインSaOか
らSCnに接続する。入出力ポートにおける入′出力の
制御の方法は、同一タイミングにおいて、全てのビット
を入力ポートに設定すること及び任意の1ビツトのみ出
力ポートに設定して、出力に設定されるビットを順次切
り換えてゆくことを交互にくりかえすことにより行う。
具体的には、ポート内の各ビットの入出力の切り換えを
、第2図のように行う◇ここで、0−1相、1−2相の
ように・全てのビットが入力に設定される相の時間は0
以上である。一方、入出力ホ゛−トにおける、出力デー
タはPOからPnの全てのビットをローに固定しておく
、もしくはPOからPnのうち、出力に設定されている
ポートの出力デ1−夕をローにおとす。この際、P O
からPnの全てのビットをローに固定しておく験、入出
力ポート制御時の不具合により、第1図において、例え
ば、POとPlが同時に出力ポートに設定してしまった
時キーAとキーB(図中2のキーボードマトリクス内)
の2つが押されていても、POとPlが同電位のため、
Pa−Pl間に大電流が流れることはなく、キー読み出
しエラーや、ポートの破壊を招くことはない。逆に、p
□=ロー、P1=ハイというデータを出力していたら、
前記条件下において、PlからPOへ大電流が流れ、キ
ー読み出しエラーや、ポートの破壊を招くおそれがある
。したがって以上の理由により、PoからPnの全ての
ビットをローに固定しておく必要がある。
、第2図のように行う◇ここで、0−1相、1−2相の
ように・全てのビットが入力に設定される相の時間は0
以上である。一方、入出力ホ゛−トにおける、出力デー
タはPOからPnの全てのビットをローに固定しておく
、もしくはPOからPnのうち、出力に設定されている
ポートの出力デ1−夕をローにおとす。この際、P O
からPnの全てのビットをローに固定しておく験、入出
力ポート制御時の不具合により、第1図において、例え
ば、POとPlが同時に出力ポートに設定してしまった
時キーAとキーB(図中2のキーボードマトリクス内)
の2つが押されていても、POとPlが同電位のため、
Pa−Pl間に大電流が流れることはなく、キー読み出
しエラーや、ポートの破壊を招くことはない。逆に、p
□=ロー、P1=ハイというデータを出力していたら、
前記条件下において、PlからPOへ大電流が流れ、キ
ー読み出しエラーや、ポートの破壊を招くおそれがある
。したがって以上の理由により、PoからPnの全ての
ビットをローに固定しておく必要がある。
次に読み出し動作であるが、金部1図の2のキーマトリ
クス中、キー人に着目する。
クス中、キー人に着目する。
■・キーAが押下されている時
α、Paが出力ポートでロー出力の時、3の読み出し回
路の端子RTN3が四−に落ちる。
路の端子RTN3が四−に落ちる。
b 、Poが入力ポートの時、3の読み出し回路の端子
RTN3はプルアップ抵抗R1−3、R2−0によりハ
イになる。
RTN3はプルアップ抵抗R1−3、R2−0によりハ
イになる。
■、キーAが押下されていない時
POの状態に関係なく、3の読み出し回路のRTN5は
、プルアップ抵抗R1−3によりハイになる□ ここで、第2図についてさらに補足すると以下のように
なる。
、プルアップ抵抗R1−3によりハイになる□ ここで、第2図についてさらに補足すると以下のように
なる。
この場合・ピッ)P。−Pnには全てローが設定されて
おり、スキャンしたいラインにつながるデータのみをソ
フトウェアにより出力ポートに切り替える00相におい
て、キーAが押されていれば、端子RT N、にローが
出てくる。次に、全てのデータを入力に切り換えるo(
o−1相)これは・先に述べたように・いったん全ての
データを入力にしないと、例えばビットP0のデータP
ODRとビットP1のデータPIDRが同時に出力にな
る期間が生じそれによって先に述べたように電流が流れ
込んでしまう可能性が生じるからである0 0相で、データPODRのラインを調べると、次に1相
になりデータPIDRを出力に切り換えながら各ライン
のスキャンを行なう。そして、n相になると再び0相に
もどる。
おり、スキャンしたいラインにつながるデータのみをソ
フトウェアにより出力ポートに切り替える00相におい
て、キーAが押されていれば、端子RT N、にローが
出てくる。次に、全てのデータを入力に切り換えるo(
o−1相)これは・先に述べたように・いったん全ての
データを入力にしないと、例えばビットP0のデータP
ODRとビットP1のデータPIDRが同時に出力にな
る期間が生じそれによって先に述べたように電流が流れ
込んでしまう可能性が生じるからである0 0相で、データPODRのラインを調べると、次に1相
になりデータPIDRを出力に切り換えながら各ライン
のスキャンを行なう。そして、n相になると再び0相に
もどる。
又・以上の実施例では・ビット間で出力をシフトさせる
際に全てのビットを入力としている相があるが(例えば
0−1相)、この相を入れないで、0相、1相、2相と
いうように出力ポートをシフトさせていってもよい。
際に全てのビットを入力としている相があるが(例えば
0−1相)、この相を入れないで、0相、1相、2相と
いうように出力ポートをシフトさせていってもよい。
(発明の効果)
以上説明したように、本発明は、汎用入出力ポート内蔵
の1チツプマイクロプロセッサ等ニオいて、直接、キー
ボードのスキャンを行うことにより、スキャン専用の回
路を組む必要がないから、コスト低減、部品点微減によ
る3頼性向上等の利点がある。
の1チツプマイクロプロセッサ等ニオいて、直接、キー
ボードのスキャンを行うことにより、スキャン専用の回
路を組む必要がないから、コスト低減、部品点微減によ
る3頼性向上等の利点がある。
第1図は汎用入出力ポートによるキーボードスキャン装
置と読み出し装置の回路図。 第2図はキーボードスキャン時の入出力切換タイミング
図である。 1・・・・・・汎用入出力ポート 2・・・・・・キーボードマトリクス S・・・・・−キーボード読み出し用入力ゲート以上 第2図
置と読み出し装置の回路図。 第2図はキーボードスキャン時の入出力切換タイミング
図である。 1・・・・・・汎用入出力ポート 2・・・・・・キーボードマトリクス S・・・・・−キーボード読み出し用入力ゲート以上 第2図
Claims (1)
- キーボードマトリクスに接続され、キースキャンを行な
う汎用入出力ポートと、該入出力ポートのスキャン結果
を読み取る回路を備え、前記汎用入出力ポートは、該ポ
ートの各ビットを入力、出力のいずれか一方に切り換え
てキースキャンすることを特徴とするキーボードスキャ
ン方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188034A JPS6344219A (ja) | 1986-08-11 | 1986-08-11 | キ−ボ−ドスキヤン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188034A JPS6344219A (ja) | 1986-08-11 | 1986-08-11 | キ−ボ−ドスキヤン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344219A true JPS6344219A (ja) | 1988-02-25 |
Family
ID=16216508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188034A Pending JPS6344219A (ja) | 1986-08-11 | 1986-08-11 | キ−ボ−ドスキヤン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344219A (ja) |
-
1986
- 1986-08-11 JP JP61188034A patent/JPS6344219A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3057814B2 (ja) | 半導体集積回路 | |
| US5657328A (en) | Scan design with expanded access capability | |
| EP0633529B1 (en) | Emulation system for microcomputer | |
| US6578168B1 (en) | Method for operating a boundary scan cell design for high performance I/O cells | |
| JPH038126B2 (ja) | ||
| JPS5515559A (en) | Test input circuit of microcomputer | |
| JPH027528B2 (ja) | ||
| JPH0219870Y2 (ja) | ||
| JPH0361873A (ja) | 集積回路素子のテスト回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JP2568744Y2 (ja) | ワンチップマイクロコンピュータの双方向入出力ポート用切換回路 | |
| JP2970594B2 (ja) | フリップフロップ回路および集積回路装置 | |
| JPH02195719A (ja) | 集積回路 | |
| KR20000017416A (ko) | 반도체 장치 | |
| JPS63276135A (ja) | 半導体集積回路 | |
| JPS5827540B2 (ja) | 情報処理装置 | |
| JPH0484783A (ja) | 半導体集積回路の試験方式 | |
| JPH03164852A (ja) | 集積回路 | |
| JPH0430058B2 (ja) | ||
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム | |
| JPH0728006B2 (ja) | 半導体集積回路 | |
| JPH0548493B2 (ja) | ||
| JPH06252999A (ja) | 電話用半導体集積回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPH02280223A (ja) | プリンター接続自動切替装置 |